17春福师《计算机体系结构》在线作业二

《计算机体系结构》在线作业二学习要点与思考一、流水线技术：提升指令执行效率的核心流水线技术无疑是计算机体系结构中提高处理器性能的关键技术之一。作业中对流水线的基本概念、性能指标及相关冲突的考查，旨在加深我们对这一技术的理解。理解流水线，首先要把握其“重叠执行”的本质。将指令的执行过程分解为若干个独立的阶段，如取指、译码、执行、访存、写回等，使得不同指令的不同阶段可以在时间上重叠进行，从而极大地提高了指令吞吐量。然而，理想的流水线加速比并非总能实现，这就涉及到流水线冲突问题。结构冲突源于硬件资源的竞争，当多条指令在同一时刻需要使用同一功能部件时便会发生。解决之道在于增加资源副本或合理调度。数据冲突则更为复杂，它源于指令间的数据依赖，如写后读（RAW）、读后写（WAR）和写后写（WAW）。为缓解数据冲突，可采用定向技术（旁路）、暂停（气泡）以及编译器优化等手段。控制冲突则与程序流的改变相关，如分支指令，其预测的准确性直接影响流水线的效率，分支预测、延迟分支等技术应运而生。深刻理解这些冲突的成因与解决方案，是设计高效流水线处理器的基础。二、存储层次结构：平衡速度与成本的艺术存储器是计算机系统的“记忆”核心，其性能直接影响整个系统的运行速度。作业中对存储层次结构的考查，重点在于理解“Cache-主存-辅存”三级结构如何通过程序访问的局部性原理，巧妙地平衡了存储速度、容量与成本之间的矛盾。Cache作为连接CPU与主存的高速缓冲存储器，其工作原理是核心。Cache的命中率是衡量其性能的关键指标，它与Cache的容量、块大小、映射方式（直接映射、全相联映射、组相联映射）以及替换策略（如LRU、FIFO）密切相关。每种映射方式和替换策略都有其优缺点，在实际设计中需根据具体应用场景权衡选择。例如，组相联映射在命中率和实现复杂度之间取得了较好的平衡，因而被广泛采用。虚拟存储器技术则为程序员提供了一个比实际物理内存大得多的逻辑地址空间。其实现依赖于分页或分段机制，通过请求调页（段）和页面（段）置换等策略，使得程序能够“按需”装入内存运行。页面置换算法的优劣直接影响系统性能，理解各种算法（如OPT、LRU、CLOCK等）的基本思想和适用场景，对于优化系统设计至关重要。三、指令系统设计：权衡性能与易用性指令系统是软硬件交互的界面，其设计风格直接影响编译器的效率和处理器的实现复杂度。作业中对CISC与RISC体系结构特点的对比，以及指令格式、寻址方式的考查，有助于我们理解不同设计理念背后的考量。CISC（复杂指令集计算机）追求强大的指令功能，指令格式灵活多变，寻址方式丰富。这在一定程度上简化了编译器的设计，但也导致指令执行周期长、硬件实现复杂。RISC（精简指令集计算机）则强调指令的简单性和规整性，采用定长指令格式、load/store结构、大量通用寄存器以及流水线技术，旨在提高指令执行效率和硬件实现的简洁性。RISC思想已成为现代处理器设计的主流。在指令系统设计中，寻址方式的选择尤为重要。它决定了指令如何高效地获取操作数。常见的寻址方式如立即寻址、直接寻址、间接寻址、寄存器寻址、基址寻址、变址寻址等，各有其适用场景。理解这些寻址方式的特点及其对指令长度和执行速度的影响，是进行指令系统优化的基础。四、输入输出系统：高效数据交换的桥梁输入输出（I/O）系统是计算机与外部世界进行信息交换的通道。作业中对I/O控制方式、中断系统以及DMA技术的考查，目的是让我们掌握数据在主机与外设之间高效传输的机制。程序查询方式简单但CPU利用率低；中断驱动方式通过中断信号使CPU从被动等待转为主动响应，显著提高了CPU效率；而DMA（直接存储器访问）方式则更进一步，允许外设直接与主存进行数据交换，CPU仅在数据传输的开始和结束阶段进行干预，极大地解放了CPU。理解DMA控制器的工作原理及其与CPU、主存、外设的交互过程，对于设计高性能I/O系统至关重要。中断系统作为处理异常和外部事件的机制，其响应速度和处理效率直接影响系统的实时性和可靠性。中断优先级的设置、中断嵌套以及中断向量等概念，都是保证中断系统有序、高效工作的关键。五、总结与展望《计算机体系结构》在线作业二所涵盖的知识点，均是该课程的核心与难点。通过对流水线技术、存储层次结构、指令系统设计以及输入输出系统等方面的深入学习与思考，我们不仅能够掌握计算机系统的基本工作原理，更能培养从系统层面分析和解决问题的能力。这些知识并非孤立存在，而是相互关联、相互影响，共同构成了计算机系统的整体架构。例如，Cache的引入可以有效缓解CPU与主存之间的速度差异，从而提高流水线的效率；而指令系统的设计又会影响编译器的优化策略和流水线的实现复杂度。在未来的学习和实践中，我们应更加注重理论联系实际，关注计算机体系结构的最新发展趋势，如多核技术、异构计算、片上系统