北京航空航天大学《电子电路i》第一章 4 fet zqv

电子电路I·第一章场效应晶体管(FET)基础|北京航空航天大学Contents本章目录场效应晶体管(FET)基本原理与核心器件结构01集成电路元器件基础回顾02FET基本概念与工作原理03JFET结型场效应晶体管04MOSFET绝缘栅场效应晶体管05FET与BJT对比及应用CHAPTER01集成电路元器件基础回顾从二极管到三极管，构建半导体器件认知框架Chapter01·SemiconductorDevices二极管伏安特性与关键参数二极管的伏安特性曲线揭示了PN结的单向导电本质：正向导通需克服死区电压，导通后压降基本恒定；反向偏置时仅有微小漏电流，直至击穿电压VBR才发生雪崩击穿。Threshold0.6V硅管约0.6V、锗管约0.2V，正向电压必须超过此阈值才能形成显著正向电流ForwardDrop0.6~0.8V硅管0.6~0.8V、锗管0.2~0.3V，导通后管压降基本恒定，体现了PN结的稳压特性BreakdownVBR当反向电压超过VBR时发生雪崩击穿，电流急剧增大，需在电路设计中严格避免TemperatureΔT温度升高时死区电压降低、反向饱和电流增大，这是半导体器件的热敏感性体现实验室示波器实测二极管伏安特性曲线SEMICONDUCTORDEVICES二极管的直流电阻与交流动态电阻二极管的电阻概念需区分直流与交流两个维度：直流等效电阻RD反映静态工作点的V/I比值，而交流动态电阻rd=dV/dI反映曲线斜率，两者数值差异显著。在小信号分析中，交流电阻才是决定电路增益和阻抗的关键参数。STATIC01直流等效电阻RD定义为静态工作点下电压与电流的比值RD=VD/ID，反映特定偏置条件下的欧姆特性。由于二极管伏安特性呈指数关系，RD随工作点非线性变化，导通区阻值较小，截止区阻值极大。DYNAMIC02交流动态电阻rd定义为伏安特性曲线在某工作点处切线斜率的倒数rd=dV/dI，表征微小信号变化时的增量电阻。正向导通区动态电阻较小，反向截止区动态电阻趋于无穷大，这是小信号等效电路建模的基础。26mV03热电压近似公式室温（300K）下，正向导通区的动态电阻可近似为rd≈26mV/ID(mA)。该公式揭示了动态电阻与静态工作电流的反比关系：偏置电流越大，交流电阻越小，增益能力越强。PRACTICAL04工程应用区分整流电路设计关注直流电阻以计算导通损耗与效率，放大电路与开关电路则关注交流电阻以分析信号传输、频率响应与瞬态特性。两种电阻的区分是功率电子与小信号电子设计的分水岭。CHAPTER01·BJTFUNDAMENTALS共射BJT工作原理与电流关系共射BJT以发射极为公共端，发射结正偏、集电结反偏时工作在放大区。集电极电流IC由基极电流IB控制，满足IC=βIB的线性关系，β为共射电流增益（通常50~300）。这种"电流控制电流"的机制是BJT区别于FET"电压控制电流"的核心差异。01工作条件VBE>0发射结正偏（VBE>0）、集电结反偏（VCB>0），两个PN结的偏置状态决定了BJT的工作区域02电流关系IC=βIBIC=βIB+(1+β)ICBO，其中β为共射电流增益，ICBO为集电结反向饱和电流03α与β转换β=α/(1−α)共基电流增益α与β的关系为β=α/(1-α)，α接近1时β值很大，体现强电流放大能力04温度敏感性T↑→β↑β值随温度升高而增大，ICBO随温度指数增长，这是BJT电路需要温度补偿的原因OUTPUTCHARACTERISTICSBJT输出特性曲线与三大工作区BJT输出特性曲线（IC-VCE）清晰划分了三个工作区：截止区（IB=0，IC≈ICEO）、饱和区（VCE<VBE，集电结正偏）和放大区（曲线平坦，IC由IB控制）。饱和压降硅管0.4~0.8V、锗管0.1~0.3V；击穿区VCE>V(BR)CEO时发生雪崩击穿，设计中必须避免。01截止区IB=0时IC=ICEO（穿透电流），VBE<死区电压，两个PN结均反偏，器件处于关断状态IB=002饱和区VCE<VBE时集电结正偏，IC不再随IB线性增长，饱和压降硅管0.4~0.8V、锗管0.1~0.3V0.4~0.8V03放大区发射结正偏、集电结反偏，IC=βIB，曲线近乎水平，Early效应使曲线略有上翘IC=βIB04击穿区VCE>V(BR)后IC剧增，V(BR)CBO>V(BR)CEO，均为集电结雪崩击穿，需限制工作电压V(BR)CEOCHAPTER02FET基本概念与工作原理从电流控制到电压控制的范式转换CHAPTER01·FETFUNDAMENTALS场效应晶体管(FET)的定义与基本结构场效应晶体管(FET)是一种利用电场效应控制沟道导电性的半导体器件，具有源极(S)、漏极(D)、栅极(G)三个端子。栅极电压产生的电场调节沟道中载流子浓度，从而控制源漏电流ID。FET是电压控制器件，输入阻抗极高（可达10⁹~10¹⁵Ω），几乎不从信号源吸取电流。01三端子结构：源极S（Source）为载流子注入端，漏极D（Drain）为载流子收集端，栅极G（Gate）为控制端02沟道导电机制：栅极电压在半导体表面感应出电场，改变沟道区载流子浓度，从而调制沟道电导03电压控制本质：ID由VGS控制而非输入电流控制，栅极电流极小（pA级），输入阻抗高达10⁹~10¹⁵Ω04单极性器件：沟道中仅有一种载流子（电子或空穴）参与导电，故FET又称单极型晶体管MOSFET芯片封装实物ClassificationFET的分类体系与主要类型FET按栅极结构分为JFET（结型）和MOSFET（绝缘栅型）两大类。JFET利用PN结反偏控制沟道宽度，仅有耗尽型；MOSFET利用SiO2绝缘层的栅极电容效应，分为增强型和耗尽型。每类均有N沟道和P沟道两种极性，共形成6种基本FET类型。JFET结型场效应管栅极与沟道之间为PN结结构，通过反偏电压改变耗尽区宽度来控制沟道截面积仅有耗尽型：VGS=0时沟道已存在，施加反偏电压使沟道变窄直至夹断分为N沟道和P沟道两种，N沟道更常用因为电子迁移率高于空穴结构特点PN结栅极·电压控制耗尽区·高输入阻抗MOSFET绝缘栅场效应管栅极与沟道由SiO₂绝缘层隔离，栅极电流几乎为零，输入阻抗可达10¹⁵Ω增强型：VGS=0时无沟道，需施加超过阈值电压VT的栅压才能感应出反型层耗尽型：VGS=0时已存在沟道，可通过正或负栅压调节导电性，应用更灵活类型对比增强型·耗尽型·双极性可调·现代主流FETADVANTAGESFET的核心优势：高输入阻抗与低噪声FET相比BJT具有两大核心优势：极高的输入阻抗（MOSFET可达10¹⁵Ω）使其几乎不消耗信号源电流，适合高阻抗信号的前置放大；单极性导电机制消除了少数载流子复合噪声，使其在射频、音频和精密测量领域具有不可替代的低噪声性能。高输入阻抗MOSFET栅极与沟道间有SiO₂绝缘层，直流输入阻抗可达10¹⁴~10¹⁵Ω，信号源负载极轻10¹⁵Ω低噪声特性仅有多数载流子参与导电，无BJT的散粒噪声和分配噪声，噪声系数可低至1dB以下<1dB低功耗优势栅极静态电流几乎为零，特别适合电池供电设备和大规模集成电路的低功耗设计≈0A温度稳定性单极性导电不受少数载流子寿命影响，温度特性优于BJT，热漂移更小LowDriftAPPLICATIONSFET的典型应用领域FET的应用横跨模拟与数字两大领域，全球每年生产的晶体管中99%以上是MOSFET，FET是信息社会的硬件基石。模拟电路应用高输入阻抗放大器：用于传感器信号前置放大、示波器输入级、生物电信号采集等需要轻负载的场景压控可变电阻：JFET在饱和前区可作为电压控制的可变电阻，用于自动增益控制(AGC)电路模拟开关与采样保持：MOSFET的快速开关特性和低导通电阻使其成为数据采集系统的核心器件数字与射频应用CMOS数字集成电路：互补MOS结构构成逻辑门、存储器和微处理器，是现代芯片制造的绝对主流工艺功率MOSFET：用于开关电源、电机驱动和逆变器，导通电阻低至mΩ级，开关速度远超BJT射频FET：GaAsMESFET和GaNHEMT用于基站功放、雷达和卫星通信，工作频率可达毫米波段CHAPTER03JFET结型场效应晶体管从PN结反偏控制到沟道夹断的物理机制DEVICESTRUCTUREN沟道JFET的物理结构与工作原理利用PN结反偏时耗尽区的扩展控制沟道有效截面积，VGS=0时沟道最宽、电阻最小，达到夹断电压VP时沟道完全关闭。01结构组成：N型半导体棒两端为源极S和漏极D，两侧扩散P+区并短接为栅极G，形成两个对称的P+N结。P+N对称结构02零栅压状态：VGS=0时PN结零偏，耗尽区最窄，沟道截面积最大，电阻最小，ID可达最大值IDSS。ID=IDSS03反偏控制：VGS<0时PN结反偏，耗尽区向N沟道内扩展，有效沟道变窄，电阻增大，ID减小。VGS<004夹断机制：VGS≤VP时两侧耗尽区相接，沟道完全关闭，即使施加VDS也无显著电流。VGS≤VPN沟道JFET物理结构示意图·两侧P+栅极对称分布OutputCharacteristicsJFET输出特性曲线(ID-VDS)分析JFET输出特性曲线以VGS为参数展示ID与VDS的关系，分为可变电阻区和饱和区两大工作区。01线性关系VDS较小时沟道全程未夹断，ID与VDS呈近似线性关系，JFET等效为VGS控制的可变电阻。此区域对应欧姆区，沟道导通电阻受栅压调制。02压控电阻沟道电阻随VGS负向增大而增大，利用此特性可构建压控衰减器和自动增益控制电路，实现信号幅度的连续可调。03预夹断VDS增大使VGD=VGS−VDS达到VP时，漏端沟道预夹断，ID不再随VDS显著增大。夹断点向源极延伸，形成饱和区。04Shockley方程饱和区ID仅由VGS决定，ID=IDSS(1−VGS/VP)²，是放大电路的工作区域。该平方律关系是JFET小信号建模的基础。Chapter01·FieldEffectTransistorJFET转移特性与Shockley方程JFET饱和区的转移特性满足Shockley平方律方程ID=IDSS(1-VGS/VP)²，揭示了ID与VGS的非线性平方关系，由此导出的跨导gm是JFET小信号增益的核心参数。01Shockley方程ID=IDSS(1−VGS/VP)²，适用于VP≤VGS≤0的饱和区，IDSS和VP由器件工艺决定。ID=IDSS(1−VGS/VP)²02零栅饱和电流IDSSVGS=0且VDS足够大时的饱和漏电流，是JFET的最大输出能力指标，典型值1～20mA。1~20mA03夹断电压VP使沟道完全关闭的栅源电压，N沟道VP为负值（如−2V~−8V），P沟道VP为正值。N:−2~−8V04跨导gmgm=dID/dVGS=(2IDSS/|VP|)(1−VGS/VP)，在VGS=0时最大，随|VGS|增大而线性减小。gm0=2IDSS/|VP|EngineeringEssentialsJFET关键参数与工程应用要点JFET工程应用关注极限参数与温度特性；栅极须反偏以维持高输入阻抗。自偏置利用源极电阻产生负栅压，是最简洁稳定的偏置方式。极限参数V(BR)DSS为漏源击穿电压（通常20~60V），PD(max)为最大耗散功率，IGSS为栅极反向饱和电流。这些参数定义了器件的安全工作区域，设计时必须预留裕量。20~60V栅极保护JFET栅极为PN结，必须保持反偏状态；若正偏导通则丧失高输入阻抗特性并可能烧毁器件。实际电路中常并联保护二极管。反偏温度特性存在零温度系数偏置点VGS(zero)≈VP/3.5，该点ID对温度变化不敏感，适合精密应用。设计时可通过调整RS逼近此工作点。VP/3.5自偏置电路源极串联电阻RS产生ID·RS正电位，栅极通过RG接地，自然形成VGS=−ID·RS的反偏。无需额外负电源，电路简洁稳定。VGS=−ID·RSCHAPTER04MOSFET绝缘栅场效应晶体管从SiO₂绝缘栅到反型层沟道的量子机制MOSFETFundamentalsMOSFET物理结构与MOS电容效应MOSFET的核心是金属-氧化物-半导体(MOS)三层堆叠结构：栅极通过SiO2绝缘层与半导体衬底隔离，形成栅极电容。栅压通过电容耦合在衬底表面感应出垂直电场，排斥多数载流子、吸引少数载流子，当栅压超过阈值时在表面形成反型层沟道。这种绝缘栅结构使MOSFET输入阻抗比JFET更高。01MOS三层结构：金属/多晶硅栅极—SiO₂绝缘层（厚度1~50nm）—半导体衬底，形成平板电容结构Gate–Oxide–Substrate02表面积累与耗尽：栅压改变衬底表面载流子分布，正栅压排斥空穴形成耗尽区，进一步增大则吸引电子Depletion03反型层形成：当VGS>VT时，衬底表面电子浓度超过空穴浓度，P型表面变为N型，形成导电沟道Inversion04绝缘栅优势：SiO₂层使栅极与沟道完全隔离，直流输入阻抗>1014Ω，远优于JFET的PN结栅极High-ZFET·CHAPTER01增强型NMOSFET工作原理与阈值电压增强型NMOSFET在VGS=0时无沟道、ID=0，需VGS>VT才能形成反型层沟道。阈值电压由栅氧化层厚度、衬底掺杂浓度、栅极材料功函数和界面电荷密度共同决定。01关断状态（VGS<VT）：P型衬底表面处于耗尽或弱反型状态，源漏之间无连续N型通道，ID≈002阈值电压VT：形成强反型层所需的最小栅压，VT=VFB+2φF+γ√(2φF)，其中VFB为平带电压03沟道形成（VGS>VT）：表面电子浓度超过空穴浓度，形成N型反型层连接源漏，沟道电导随VGS−VT增大04工艺调控：通过离子注入精确调节VT，注入硼提高VT、注入磷降低VT，满足数字与模拟电路不同需求MOSFET晶体管在硅晶圆上的微观结构·电子显微镜拍摄CHAPTER01·FIELDEFFECTTRANSISTOR增强型NMOSFET输出特性与工作区域增强型NMOSFET以VGS−VT为参数分为三极管区与饱和区：前者沟道完整、等效为可控电阻；后者漏端夹断、电流仅由栅压控制，是放大电路的工作区域。三极管区（线性区/欧姆区）01条件VGS>VT且VDS<VGS−VT，沟道从源到漏全程存在，无夹断点(VGS−VT)VDS关和功率MOSFET饱和区（恒流区/放大区）01条件VGS>VT且VDS≥VGS−VT，漏端电压使VGD≤VT，漏端沟道夹断无关ro=1/(λID)有限DEPLETION-MODEMOSFET耗尽型MOSFET的工作原理与特性耗尽型MOSFET在制造时通过离子注入在栅下形成固有沟道，VGS=0时已有导电通道和饱和电流IDSS。正栅压增强沟道使ID增大，负栅压耗尽沟道使ID减小，直至VGS=VP（负值）时沟道完全夹断。这种"双向可调"特性使其在恒流源、偏置电路和射频放大器中具有独特优势。01·STRUCTURE固有沟道制造时通过离子注入在SiO₂下方形成薄层反型区，VGS=0时已存在N型（或P型）导电沟道，无需外加栅压即可导通。VGS=002·MODULATION双向调节VGS>0时沟道增强、ID>IDSS；VGS<0时沟道耗尽、ID<IDSS；VGS=VP时沟道完全夹断、ID≈0。VP03·EQUATION电流方程饱和区ID=IDSS(1−VGS/VP)²，形式与JFET相同，但VGS可正可负，调节范围更宽。IDSS04·APPLICATION典型应用耗尽型NMOS用作恒流源负载（VGS=0时ID=IDSS恒定），简化电路设计并提高放大器增益。恒流源Small-SignalParametersMOSFET小信号参数：跨导、输出电阻与体效应核心参数跨导gm、输出电阻ro与体效应三者共同决定放大器的本征增益Av=gm·ro跨导gmgm=2ID/(VGS−VT)=√(2μnCox·(W/L)·ID)，与√ID成正比，增大偏置电流或W/L可提高gmgm∝√ID输出电阻roro=1/(λID)≈VA/ID，VA为Early电压（50~100V），λ随沟道缩短而增大，短沟道ro更小VA:50–100V本征增益单管共源放大器最大增益|Av|=gm·ro=2/(λ(VGS−VT))，长沟道器件可达50~100倍|Av|50–100×体效应源极电位高于衬底时VSB>0，VT升高ΔVT=γ(√(2φF+VSB)−√(2φF))，影响电路动态范围ΔVT=f(VSB)FET·Chapter01CMOS互补结构与数字集成电路基础CMOS由NMOS和PMOS互补配对构成，任何稳态下总有一个器件截止，静态功耗趋近于零，是现代VLSI的绝对主流工艺。集成电路晶圆制造实景互补配对NMOS+PMOSNMOS负责下拉（传0），PMOS负责上拉（传1），两者栅极相连作为输入，漏极相连作为输出零静态功耗pA级任何逻辑稳态下NMOS和PMOS总有一个截止，从VDD到GND无直流通路，静态电流仅pA级全摆幅输出VDD→GND输出可达VDD和GND的满幅值，噪声容限大，抗干扰能力强，逻辑电平定义清晰工艺缩放3nm/2nm遵循摩尔定律持续微缩，先进工艺节点已进入3nm/2nm，单芯片集成度超过1000亿晶体管CHAPTER05FET特性方程与小信号模型从大信号方程到高频等效电路的完整建模Field-EffectTransistorFET大信号特性方程汇总FET大信号方程按工作区域分为三组：截止区、三极管区与饱和区，JFET和耗尽型MOSFET用VP替代VT，方程形式相同。增强型MOSFET方程CUTOFFID=0(VGS<VT)器件关断，仅有亚阈值漏电流（nA级）TRIODEID=μnCox(W/L)[(VGS−VT)VDS−VDS²/2]近似线性电阻行为，VDS<VGS−VTSATURATIONID=½μnCox(W/L)(VGS−VT)²(1+λVDS)平方律恒流特性，VDS≥VGS−VTJFET与耗尽型MOSFET方程SATURATIONID=IDSS(1−VGS/VP)²(1+λVDS)VP为夹断电压，IDSS为零栅压饱和电流OHMICID=IDSS[2(1−VGS/VP)(VDS/|VP|)−(VDS/VP)²]适用于|VDS|<|VGS−VP|Small-SignalModelFET低频小信号等效模型推导FET小信号模型通过对大信号方程在静态工作点Q做一阶泰勒展开获得：id=gm·vgs+vds/ro。01泰勒展开：将ID=f(VGS,VDS)在Q点展开，id≈(∂ID/∂VGS)·vgs+(∂ID/∂VDS)·vds=gm·vgs+vds/ro02跨导计算：增强型MOSFET的gm=2ID/(VGS−VT)=√(2μnCox·(W/L)·ID)，与偏置电流的平方根成正比03输出电阻：ro=1/(λID)≈VA/ID，Early电压VA=1/λ，长沟道器件VA≈50~100V，ro可达数十kΩ04等效电路：栅极为开路（高阻抗），栅源间为vgs控制源，漏源间为受控电流源gm·vgs并联roHigh-FrequencyModelFET高频小信号模型与寄生电容FET高频模型在低频模型基础上引入三个寄生电容：Cgs、Cgd和Cds。特征频率fT=gm/[2π(Cgs+Cgd)]是FET高频能力的核心指标。01栅源电容Cgs饱和区Cgs≈(2/3)WLCox+Cov·W，由栅-沟道重叠电容和覆盖电容构成，通常为pF量级02栅漏电容Cgd饱和区Cgd≈Cov·W（仅覆盖电容），但密勒效应使其输入等效值增大(1+|Av|)倍03密勒效应Cgd跨接在输入输出之间，等效输入电容CM=Cgd(1+|Av|)，严重限制放大器高频带宽04特征频率fTfT=gm/[2π(Cgs+Cgd)]，代表电流增益降为1的频率，先进CMOS工艺可达数百GHzCHAPTER06FET与BJT对比及应用两大半导体器件的性能博弈与场景选择COMPARISONFET与BJT核心性能参数对比FET与BJT的根本差异在于控制机制：FET为电压控制（高输入阻抗、低静态功耗），BJT为电流控制（高跨导、高速度）。FET在VLSI集成度、功耗和噪声方面占优，BJT在跨导、高频增益和线性度方面更强。现代IC以CMOS为主流，但BiCMOS工艺结合两者优势用于高性能模拟和射频电路。FET与BJT关键参数对比表对比维度FET场效应管BJT双极型晶体管控制方式电压控制（VGS控制ID）电流控制（IB控制IC）载流子类型单极性（仅多数载流子）双极性（多数+少数载流子）输入阻抗极高（109~1015Ω）较低（kΩ级）跨导/增益较低（mA/V级）较高（IC/VT≈40IC）噪声性能优秀（无散粒噪声）一般（存在分配噪声）