微型计算机原理与接口技术课件 第04章 总线

第4章总线第4章总线总线的基本概念IBMPC总线ISA总线PCI总线PCI-Express总线总线的基本概念在计算机系统中，支持各部件之间传输信息的通路叫总线。从计算机硬件系统的构成上看，是分级的：元件级：通过片内总线，将各元件连接起来，到目前为止，片内总线还没有一个广泛承认的标准。插件级：通过内部总线把计算机中各个功能部件连接起来，通常就将微型计算机内部总线简称为总线。系统级：通过外部总线把计算机与外部设备或把一个计算机与另一个计算机连接起来，它不是微型计算机所特有的总线。总线的基本概念总线的组成：数据总线DB，地址总线AB，控制总线CB。（电源线和地线）。总线的规范机械规范：模板尺寸、总线插头、边沿连接器规格及位置功能规范：引脚信号的名称与功能，相互作用的协议（定时）说明电气规范：信号工作时的高低电平、动态转换时间、负载能力及最大额定值总线的基本概念总线的性能指标：总线的定时协议同步，异步，半同步总线频宽总线本身所能达到的最高数据传输速率。总线传输率系统在一定方式下总线所能达到的数据传输速率。IBMPC总线

82848088808782828286828882598237A19~0AD7~0A19~0D7~0PCBUSIRQ7~0DRQ3~0DACK3~0IOR#/IOW#MEMR#/MEMW#CLKAENI/OCHCK#I/OCHRDY

为什么有多个地线和电源线？ISA总线

PC总线：8位DB，20位AB，62Pin，适用于8086/8088。ISA总线：16位DB，24位AB，98Pin，适用于80286，在80386及以后的CPU的主板上应用了很长时间，目前正已经被淘汰。向下兼容，即PC总线上的设备也可以用在ISA总线上。A1A31B1B31C1D1C18D18PC总线ISA总线接口插板布线图C、DA、BPCI总线

局部总线：速度更快，介于CPU和ISA之间。适用于80486以上的CPU的主板。如VL总线，PCI总线。与其它总线不兼容。PCI总线的特点高性能低成本使用方便通用性好可靠性高灵活数据完整性软件兼容性PCI总线的接口信号在PCI应用系统中，有主设备和从设备，主设备需要49根信号线，从设备至少需要47根系统接口信号：CLK、RST#地址数据接口信号：AD0~31/32~63、C/BE#0~3/4~7、PAR。接口控制信号：FRAME#、IRDY#、TRDY#、STOP#、LOCK#、IDSEL、DEVSEL#仲裁信号：REQ#、GNT#。错误报告信号：PERR#、SERR#、中断接口信号：INTA#、INTB#、INTC#、INTD#其它接口信号：SBO#、SDONE#PCI总线的配置空间

00H~01H:厂商标识，R/W，从扩展ROM装入。02H~03H：设备标识，R，从扩展ROM装入。04H~05H：PCI命令，W/R，未用。06H~07H：PCI状态，R，未用。08H：版本标识，R，从扩展ROM装入。09H~0BH：设备类别码，R，从扩展ROM装入。PCI总线的配置空间

0CH：高速缓存行大小，R，未用。0DH：延时定时器，W/R，从扩展ROM装入。0EH：头部类型，R，从扩展ROM装入。0FH：内建自测区，R，从扩展ROM装入。10H~27H:基地址寄存器，高位R/W，低位R，从扩展ROM装入。28H~2FH：保留。PCI总线的配置空间

30H：扩展ROM基地址，从扩展ROM装入。34H：性能指针：指向新性能链表35H~3BH：保留。3CH：中断线寄存器，R/W，从扩展ROM装入。3DH：中断引脚寄存器，R，从扩展ROM装入。3EH：最小允许，R，从扩展ROM装入。3FH：最大延时，R，从扩展ROM装入。40H~FFH：保留。PCI接口基本结构PCI-Express总线PCI-Express(peripheralcomponentinterconnectexpress)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由Intel在2001年提出的，旨在替代旧的PCI和AGP总线标准。PCIExpress保留了原PCI的主要属性，但没有原来的带宽限制应用模型load-store结构和软件接口并行总线也被串行接口所取代。PCI-Express总线PCIExpress总线的特点：采用点对点通信技术、交换技术以及基于数据包的通信协议为每一个设备分配专用通道，充分保障各设备的宽带资源采用独特的双通道传输模式，类似于全双工模式，大大提高了数据传输速率每个引脚具有较高的带宽，从而只需较少的引脚，节约空间，减少串扰，如x1带宽模式只需4线进行数据传输，电源消耗也大大降低采用类似于网络通信中的OSI分层模式，各层使用专门的协议架构支持电源管理、QoS、热插拔和热交换等功能通过CRC校验可保持端到端和链路级数据完整性，具有错误报告和错误处理能力在软件层保持与PCI兼容PCIExpress总线PCIExpress的链路链路（Link）表示两个组件之间的双工通信通道。PCIExpress的基本链路由两个低电压、差分驱动信号对组成，分别完成发送和接收的功能。一个链路至少支持一个通道（Lane），每个通道使用一组差分信号对（一对发送一对接收）。PCI-Express总线

PCIExpress的总线交换结构通过点到点链路将一组器件连接起来。作为一种分层结构，PCIExpress的基本结构包括根组件（RC，RootComplex）、交换器（Switch）、各种终端设备（Endpoint）和PCIExpress-PCI/PCI-X桥（Bridge），它们通过链路互连在一起。PCIExpress总线

PCIExpress分为四层：物理层（PhysicalLayer）、数据链路层（DataLinkLayer）、事务层（TransactionLayer）和软件层（SoftwareLayer）。PCI-Express总线

PCIExpress采用包在各组件间传递信息。数据包在事务层和数据链路层形成，携带从发送端到接收端的全部信息。在发送端，当发送的数据包经过其它层时，被附加了在这些层中处理数据包时所需的一些必要的信息。在接收端，进行相反地过程，数据包从物理层形式变为数据链路层形式，最后，变为能被接收端事务层处理的形式。PCI-Express总线

物理层决定了PCIExpress总线接口的物理特性，如点对点串行连接、差分信号驱动、热拨插、可配置带宽等。物理层包括所有的接口电路，如驱动器和输入缓冲器，并行-串行和串行-并行的转换，锁相环（PLL）和阻抗匹配电路。它也包括接口初始化和维护等相关的逻辑功能。物理层按照特定格式与数据链路层交换信息。物理层负责将从数据链路层接收到信息转换成一个适当的串行格式并且以与远端设备一致的频率和带宽在PCIExpress链路上传输。PCI-Express总线

数据链路层是协议栈的中间层，作为事务层和物理层的中间阶段，其主要任务就是确保数据包可靠、正确地传输。数据链路层的发送端接收事务层封装的数据包（TLPs），计算并生成一个数据保护码和TLP序列号，之后将它们提交给物理层，传输到链路对端。接收端的数据链路层负责检测接收到的TLPs的完整性并将它们提交给事务层用作进一步处理。如果发现TLP错误，接收方数据链路层会要求进行TLPs重传，直到收到正确的信息或者判定这条链路失效为止。PCI-Express总线

事务层是协议栈的最上层，主要任务是对事务层数据包（TransactionLayerPackets，TLPs）进行封装和解封。事务层接收从软件层来的读、写请求，并且建立一个请求包传输到链路层。所有请求都是分离执行，有些请示包需要返回一个响应包。事务层同时接收从链路层传来的响应包，并与原始的软件请求关联。事务层还操纵链接配置和信号控制，以确保端到端通信正确，没有无效数据通过整个组织（包括源设备和目标设备，甚至包括可能通过的多个桥接器和交换器）。事务层采用基于信任的流控制机制，以确保接收端有足够的缓存用于接收从发送端所传输的数据大小和类型。PCI-Express总线

软件层被称为最重要的部分，因为它是保持与PCI总线兼容的关键。其目的在于使系统在使用PCIExpress启动时，像在PCI下的初始化和运行那样，无论是在系统中发现的硬件设备，还是在系统中的资源，如内存、I/O空间和中断等，它可以创建非常优化的系统环境，而不需要进行任何改动。事实上，在PCIExpress平台中所有操作系统在引导时都不需要进行任何改变，也就是说在软件方面完全可以实现从PCI总线的平稳过渡。PCI-Express总线PCIExpress有多种规格，从PCIExpressx1到PCIExpressx32，即PCIExpress