《数字逻辑电路》复习题

一.单项选择题

1、要使JK触发器在时钟作用下的次态与现态相反，J*端取值应为（）。

A.J=K=OB.J=O,K=1C.J=1,K=OD.J=K=1

2、已知74LS138译码器的输入三个使能端均有效时，地址码（A2为高位，A0为低

位）A2A1AO=1U,则输出丫0-丫7是（）。

A.10111111B.11011111C.11101111D.11111110

3、下列触发器中，克服了空翻现象的有（）。

A.边沿D触发器B.钟控RS触发器

C.基本RS触发器D.钟控JK触发器

4、电平异步时序逻辑电路，不允许两个或两人以上输入信号（）。

A.同时为1B.同时为0C.同时改变D.同时出现

5、边沿D触发器是时钟脉冲CP的（）触发的。

A.下降沿B.上升沿C.高电平D.低电平

6、某计数器的状态转换图如下，其计数的容昼为（

A.5B.6

C.7D.8

组合电路通常由（）组成。

A.逻辑门电路B.触发器C.计数器

8、在何种输入情况下，“与非”运算的结果式逻辑“0”（）

A.全部输入是“0"B.任意输入是“0”

C.仅一输入是“0”D.全部输入是“I”

9、最大项和最小项的关系是（）

A.叫=MjB.网=MC.叫•Mj=1D.无关系

10、在四变量卡诺图中,逻辑上不相邻的一组最小项为（）。

A.ml与m3B.m4与m6C.m5与ml3D.m2与m8

11、下列集成电路芯片中，（）属于时序逻辑电路。

A.译码器B.寄存器C.编码器D.选择器

12、设计一个9进制同步计数器，至少需要（）个触发器。

A.4B.5C.6D.18

13、若4位异步二进制减法计数器当前的状态是111（）,下一个输入时钟脉冲后，其内

容变为（）c

A.1100B.1101C.1110D.1111

14、函数F(A,B,C户AB+BC+AC的最小项表达式为()。

A.F(A,B,C)=£m(0,2,4)B.(A,B,C)=Lm(3,5,6,7)

C.F(A,B,C)=Lm(0,2,3,4)D.F(A,B,C)=Em(2,4,6,7)

15.二进制数1101.011对应的十进制数为。

A.13B.13.40C.13.375D.14.375

16.5421码10000010对应的余3码为。

A.01011（XX）B.10111001C.1（X）110（X）0D.1（X）00101

17.乳人上,0=（人+五+0（1+8+。（囚+8+6）为3变量逻辑函数表达式的或-与

表达式，则该表达式的简写形式为o

A.M,M4MsB.M,+M,+MSC.D.M.+Md+M.

18.图1-1逻辑门电路所对应的逻辑函数表达式为

A.F=ABCD&

B.F=A+BCDF

C.F=AB+CD

D.F=ABICD图i-i

19.根据下列组合逻辑电路的函数表达式，试判断不存在险象的是o

A.F=（A+B）-（A+Q-（B+C）

B.F=AC+AB+AC

C.F=AD+AC+ABC

D.F=AB+AC+BC

20.下列中规模通用集成电路中，属于时序逻辑电路的有。

A.加法器74283B.译码器74193C.寄存器74194D.多路选择器74153

21.JK触发器的现态为Q11,要实现次态=Q'则J、K的取值应为

A.J=0k=0B.J=1k=0

C.J=0k=lD.J=1k=l

21、数字系统采用（）可以将减法运算转化为加法运算

A.原码B.余3码C.Gray码D.补码

22、欲使J-K触发器在CP脉冲作用下的次态W现态相反，JK的取值应为（）

A.00B.01C.10D.11

23、对完全确定原始状态表中的6个状态，A,B、C、D、E、F进行比简，若有（A,

B）,（D、E）等效，则最简状态表中只有（）个状态

A.2B.4C.5D.6

24、下列集成电路芯片中，（）属于组合逻辑电路

A.计数器74290B.寄存器74194

C.三一八译码器74138D.集成定时器5G555

25、设计一个20进制同步计数器，至少需要（）个触发器

A.4B.5C.6D.20

26、最大项和最小项的关系是（）

m-M=\

A.闻=此B.itD.无美系

填空题

1.若xl=-1010,x2=+0101,则采用补码求仅1十2］补=，补码运算结果还原为真

值是x1-x2=o

2.根据对偶规则，写出逻辑函数表达式F=m+Ab的对偶式F=o

3.三态输出门（TS门）有3种输出状态，分别为：高电平、低电平和,前两

种状态为工作状态，后一种状态为禁止状态。

4.写出图2/逻辑电路所表示的逻辑函数

图2-1

5.给33个字符进行编码，至少需要个二进制位。

6x（III.01）2=（）16=（）10.

7、数字逻辑电路分为（）和（）两大类。

8、仅考虑两个加数相加，不考虑来自低位的进位相加的运算电路，称为（）。

9、对于T触发器，若现态Qn=l,要使次态Qn+l=l,则输入T=（）o

10、组合逻辑电路的功能可以采用（）、（）、（）等进行描述。

11、逻辑函数F=A口+念是否存在竞争和冒险？（）

12、(21.5)10=()2=()8=()16

13、若％=-0/101,则㈤补=()

14、十进制数809对应的8421BCD码是（）

15、若采用奇校验，当信息位为10011时，校验位应是（)

16、数字逻辑电路分为（）和（）两大类

17、异步时序逻辑电路的描述工具有（）、（）、（）、（）、

（）等C

18、函数"=（4+8）-（C+。）的反函数是（）。

三.逻辑函数化简题

1.化简逻辑函数丫=薪+司8+云工+。，写出最简与或表达式。

2.用卡诺图化简逻辑函数F（AB,C,D）=Zm（0,2,4,58,10,14,1$,写出最简与或

表达式。

3、用布尔代数公珞化简下面的表达式,得到最简与或式。

厂（4B,C,D）=AB+AC

4、用卡诺图化简下面的函数为最简与或表达式。请将卡诺图画在右边边框中。

尸(A,B,。,〃)=Z/(0,4,8,9,10,11)+2））

5、写出下列表达式的反函数，并化简表达式。

尸=（Z+A+C5）（A3+cE）

6、求下列表达式的最简与或式。

F=ABC+ABD+CD+ABC+ACD+ACD

四.分析题（共2题，每题15分,

1.分析图4-1所示的组合逻辑电路。

（1）写出输出函数表达式；

（2）根据逻辑函数表达式，

建立真值表；

（3）说明电路功能；

图4T

2.分析图4-2所示的同步时序电路。

(1)写出输出函数和激励函数表达式;

(2)列出电路次态真值表；

(3)

图4-2

3、分析下面的逻辑电路，列出布尔表达式并化简，做出真值表，并说明其逻辑功能。

4、分析卜.图同步时序逻辑电路（写出各触发器的驱动方程、次态方程、填写好状态表,

列出状态图，简要说明电路的功能），图示中的触发相为边沿触发器。

5、请用3-8线译码器（74138）译吗器和少量门器件实现逻辑函数

A（A,昆C）=Z/〃（0,3,6,7）0

YoY]丫2丫3丫4丫5丫6丫7

二进制译码器§3-

74138耳2—

A2A]Ao1

6、用集成计数器74193设计一个模9减法计数器。请写出状态变化序列和设计说

明。

74193的功能表如下:

74193功能表

输入输出

CLRLDDCBACPuCPDQDQCQBQA

1ddddddd0000

00X3X2XiXOddX3X2X|xo

01ddddT1累加计数

01dddd1t累减计数

QAQBQCQD

CLR

CPu

计数器Qcc

74193

CPDQCB

ABCDLD

7、分析图1所示组合逻辑电路,

①写出输出函数表达式

②列出真值表工

③说明电路功能C

8、分析图2所示脉冲异步时序逻辑电路

①写出输出函数和激励函数表达式

②列出次态真值表，作出状态表和状态图

③说明电路功能

④设初态）作出x输入

4个异步脉冲后的状态y2yl和输出z的波形图

五.设计题

1.使用MUX74LS153多路选择器构造一个二进位全加器：

要求：自定义全加器的输入和输出变量，并简要叙述设计过程，画出电路图。

74LS153N

O