2026年大学试题(计算机科学)-计算机组成原理历年参考题库含答案解析

2026年大学试题(计算机科学)-计算机组成原理历年参考题库含答案解析一、选择题从给出的选项中选择正确答案（共100题）1、指令MOVAX,[SI]使用的是哪种寻址方式？A.寄存器直接寻址B.寄存器间接寻址C.寄存器相对寻址D.基址变址寻址2、下列伪指令中用于定义堆栈段的是？A.DATASEGMENTB.CODESEGMENTC.STACKSEGMENTD.STARTSEGMENT3、CMPAX,BX指令执行后，若AX>BX，则标志位的状态为？A.ZF=1,CF=0B.ZF=0,CF=1C.ZF=0,CF=0D.ZF=1,CF=14、程序结束并返回DOS的正确指令组合是？A.MOVAH,4CH和INT21HB.MOVAH,01H和INT21HC.MOVAH,02H和INT21HD.MOVAH,09H和INT21H5、汇编语言源程序经过什么过程生成可执行文件？A.编译链接B.汇编连接C.解释执行D.直接运行6、在计算机组成原理中，CPU的直接地址总线宽度为32位，则该CPU可直接寻址的最大内存空间为多少？A.32MBB.64MBC.128MBD.4GB7、冯·诺依曼计算机的核心工作原理是：A.存储程序控制B.流水线并行处理C.分布式计算D.神经网络模拟8、某计算机数据通路的数据总线宽度为64位，则一次总线传输最多可以传送的数据量为：A.32字节B.64字节C.8字节D.16字节9、在Cache-主存映射方式中，全映射方式的特点是：A.主存块只能映像到固定的Cache行B.主存块可映像到Cache中任意一行C.相邻主存块映象到相邻Cache行D.不需要查找表10、下面关于RISC和CISC的描述，正确的是：A.RISC指令集复杂，CISC指令集简单B.RISC强调用软件实现功能，CISC强调用硬件实现功能C.RISC采用复杂指令，CISC采用简单指令D.两者无本质区别11、在DMA方式中，数据传送的控制权由谁掌握：A.CPU完全控制B.外设控制器完全控制C.DMA控制器控制D.程序中断控制12、补码表示中，+0和-0的编码是否相同：A.不相同B.相同C.取决于字长D.无法确定13、下列哪种存储器属于易失性存储器：A.ROMB.EPROMC.DRAMD.FlashMemory14、计算机系统的层次结构中，用户程序最终通过哪一层直接操作硬件：A.应用程序层B.操作系统层C.汇编语言层D.微程序控制层15、下列总线标准中，属于同步总线的是：A.PCIB.USBC.ISAD.SPI16、浮点数阶码通常采用哪种编码方式表示：A.原码B.反码C.移码D.补码17、下列哪种I/O控制方式中，CPU的利用率最低：A.程序直接查询方式B.DMA方式C.中断方式D.通道方式18、指令周期、机器周期和时钟周期的关系是：A.指令周期=机器周期=时钟周期B.指令周期>机器周期≥时钟周期C.时钟周期>机器周期>指令周期D.机器周期>指令周期>时钟周期19、Cache的命中率是指：A.Cache命中次数与总访问次数的比值B.主存访问次数与总访问次数的比值C.外存访问次数与总访问次数的比值D.Cache容量与总存储容量的比值20、在定点整数表示中，字长为16位，补码能表示的最小整数为：A.-32768B.-65536C.-32767D.-1638421、下列哪个部件不属于CPU的组成部分：A.运算器B.控制器C.寄存器组D.主存储器22、程序计数器PC的作用是：A.存放当前正在执行的指令B.存放下一条要执行的指令地址C.存放运算结果D.存放指令操作码23、某系统采用基址寻址方式，基址寄存器内容为1000H，指令中的形式地址为200H，则有效地址为：A.1000HB.200HC.1200HD.800H24、在总线仲裁中，菊花链方式的特点是：A.优先级固定且由硬件接线决定B.优先级可动态改变C.所有设备平等竞争D.无需仲裁器25、下面关于IEEE754单精度浮点数的描述，正确的是：A.共32位，阶码8位，尾数24位B.共32位，阶码8位，尾数23位C.共64位，阶码11位，尾数52位D.共16位，阶码5位，尾数10位26、某计算机采用四级流水线结构执行指令，各段执行时间分别为：取指2ns、译码3ns、执行4ns、写回2ns。在流水线正常运行且无停顿的情况下，连续执行10条指令的总时间为多少纳秒？A.48nsB.50nsC.52nsD.54ns27、某存储系统由主存和Cache组成，主存容量为2^32字节，Cache容量为16KB，块大小为64字节，采用直接映射方式。则Cache中标记字段（Tag）的长度为多少位？A.18位B.20位C.22位D.24位28、在IEEE754单精度浮点数标准中，阶码采用移码表示，其偏移量为127。若某浮点数的机器数为C1400000H，则该数的真值为多少？A.-2.5B.-1.25C.-5.0D.-3.529、某系统总线宽度为32位，总线时钟频率为100MHz，每个总线周期包含4个时钟周期，则该总线的最大数据传输率为多少MB/s？A.50MB/sB.100MB/sC.12.5MB/sD.25MB/s30、某计算机采用双端口存储器作为主存，两个读/写端口的访问时间均为50ns。当两个端口同时访问不同地址时，系统的实际工作频率最高可达多少？A.10MHzB.20MHzC.40MHzD.50MHz31、在程序中断响应过程中，中断隐指令完成的工作不包括下列哪项？A.关中断B.保存程序计数器内容C.形成中断服务程序入口地址D.保护通用寄存器的内容32、某虚拟存储系统采用页式存储管理，页面大小为4KB，逻辑地址长度为32位。若某进程的页表项长度为4字节，则该进程最多可占用多少页？A.2^20页B.2^10页C.2^18页D.2^22页33、RISC处理器与CISC处理器相比，以下哪项特征是RISC处理器的典型特点？A.指令格式复杂多样B.设置大量专用寄存器C.支持丰富的寻址方式D.采用固定长度指令格式34、某系统采用DMA方式实现磁盘数据传送，DMA控制器与CPU共享总线，采用周期挪用方式。若磁盘数据传输率为8MB/s，CPU工作频率为100MHz，则CPU的有效工作效率约为多少？A.20%B.40%C.60%D.80%35、在三总线结构的计算机系统中，设总线带宽为100MB/s，现需同时传输视频数据和磁盘数据，视频数据占用总线带宽60MB/s，则磁盘数据最大可用总线带宽为多少MB/s？A.20MB/sB.40MB/sC.60MB/sD.无法确定36、某计算机的指令系统采用定长操作码，共包含32条指令。若指令格式中操作码字段占6位，则最多可编址的存储单元数为多少？A.2^20B.2^22C.2^18D.2^1637、在CPU流水线中，数据冒险发生在下列哪种情况下？A.两条指令之间存在逻辑分支B.后一条指令依赖前一条指令的计算结果C.两条指令访问同一存储地址D.流水线发生断裂需要重新填充38、某存储芯片的容量为256KB，采用字节编址，若地址总线宽度为20位，数据总线宽度为8位，则该芯片需要多少根地址线？A.18根B.20根C.22根D.24根39、在程序中断系统中，中断优先级判定的基本原则是：A.先到达先响应B.中断请求时间越早优先级越高C.中断处理时间越短优先级越高D.根据中断源的重要程度设定优先级40、某Cache采用相联映射方式，Cache容量为64KB，块大小为128字节，主存容量为4MB。若相联段采用全相联映射，则比较器需要多少位进行比较？A.64B.128C.192D.25641、下列哪种总线仲裁方式中，各设备的优先级固定不变，且离仲裁器越近的设备优先级越高？A.链式查询方式B.计数查询方式C.独立请求方式D.轮询方式42、某计算机系统采用微程序控制器，指令周期包括取指、分析、执行三个阶段，各阶段所需微指令数分别为3、5、8条。若采用水平型微指令，则控制存储器的大小至少应为多少字？A.16B.24C.32D.4843、在磁盘存储系统中，平均存取时间由平均寻道时间、平均潜伏期和传输时间组成。若某磁盘的平均寻道时间为8ms，转速为7200rpm，数据传输率为40MB/s，读取一块512字节的数据所需的最短平均存取时间为多少毫秒？A.8.064B.8.128C.8.256D.9.06444、某计算机系统采用SDRAM作为主存，SDRAM的CL值为3，突发长度为4，CAS潜伏期为6ns，若系统总线时钟周期为5ns，则一次突发传输的开始延迟约为多少ns？A.15B.20C.25D.3045、在设计CPU数据通路时，若采用多周期MIPS架构，一条加载指令（lw）在执行过程中需要经过几个机器周期？A.3B.4C.5D.646、冯·诺依曼计算机的基本工作原理是A.数据存储于只读存储器中B.采用存储程序和控制流方式工作C.指令和数据同时存储在寄存器中D.以运算器为中心进行控制47、某计算机的字长为32位，其存储容量为128KB，按字节编址，则其寻址范围是A.0~128KB.0~131071C.0~65535D.0~64K48、在CPU中，通常用来存放暂时参与运算的数据或中间结果的部件是A.程序计数器PCB.通用寄存器C.指令寄存器IRD.状态字寄存器PSW49、某指令系统采用定长操作码，机器有14条零地址指令、48条一地址指令和256条二地址指令，若指令字长为32位且操作码固定长度，则每个地址字段的长度为A.10位B.8位C.12位D.16位50、补码定点整数11011011左移一位后的结果是A.10110110B.10110111C.11011011D.溢出51、下列寻址方式中，执行速度最快的是A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址52、RISC架构相比CISC架构的主要特点不包括A.指令集简化，指令条数少B.采用固定长度指令格式C.支持复杂的寻址方式D.多数指令在一个时钟周期内完成53、某处理器采用五级流水线，各段执行时间均为2ns，当连续输入10条指令时，全部指令执行完毕所需的最短时间是A.20nsB.28nsC.30nsD.18ns54、Cache与主存之间采用组相联映射，若主存分为256块，Cache有16块，映射组数为4组，则每组包含的主存块数是A.8B.16C.32D.6455、在三种磁盘调度算法中，平均寻道时间最短的是A.先来先服务算法FCFSB.扫描算法SCANC.最短寻道时间优先算法SSTFD.循环扫描算法CSCAN56、总线传输中，同步通信的特点是A.各部件时间不一致，靠握手信号协调B.由统一时钟控制，各部件同步工作C.数据传输速率完全取决于主机性能D.不需要时钟信号即可工作57、程序中断方式与程序查询方式相比，主要优点是A.实现简单，硬件成本低B.CPU利用率更高，并发性好C.中断响应速度更快D.数据传输速率更高58、DMA传送过程中，CPU与外设的工作关系是A.CPU完全停止工作B.CPU与外设有别地进行数据传送C.CPU继续执行程序，外设独立传送数据D.CPU等待DMA请求后共同工作59、IEEE754单精度浮点数格式中，阶码的位数是A.7位B.8位C.11位D.23位60、海明码可以检测2位出错并能纠正1位出错，若信息位为8位，则所需校验位至少为A.3位B.4位C.5位D.6位61、下列部件中，不属于CPU组成部分的是A.运算器B.控制器C.寄存器组D.主存储器62、微程序控制器中，微指令的控制字段一般用于A.指定下一条微指令的地址B.产生控制信号以控制数据通路C.存放微程序入口地址D.存储操作码信息63、假设主存容量为512KB，Cache容量为4KB，字长为32位，直接相联映射时，主存地址的标记字段长度为A.8位B.13位C.16位D.19位64、磁盘阵列RAID0的主要特点是A.提供数据冗余和错误恢复能力B.通过条带化提高数据传输速率C.需要额外的校验盘支持D.单个磁盘损坏不影响数据访问65、下列中断屏蔽技术中，优先级最高的中断源是A.被高优先级中断屏蔽的中断B.正在被服务的中断C.能够屏蔽其他所有中断的中断D.响应速度最慢的中断66、在IEEE754单精度浮点数标准中，若阶码全为1且尾数全为0，则表示什么？A.规格化最大正数B.零值C.无穷大D.规格化最小正数67、Cache采用直接映射方式时，主存中不同的块能否映射到Cache的同一行？A.不能，每行只对应一个主存块B.能，多个主存块可映射到同一Cache行C.能，但会引发冲突missesD.取决于Cache替换算法68、CPU执行程序时，程序计数器PC存放的内容是？A.当前正在执行的指令B.当前指令的地址C.下一条待执行指令的地址D.指令操作码69、下列存储介质按访问速度从快到慢排列，正确的是？A.寄存器>Cache>主存>硬盘B.主存>Cache>寄存器>硬盘C.Cache>寄存器>主存>硬盘D.寄存器>主存>Cache>硬盘70、在指令执行阶段，将指令地址加1以指向下一条指令的操作由哪个部件完成？A.运算器B.控制器中的程序计数器C.存储器D.总线71、四体交叉存储器在一次存取周期内最多可同时传送多少个数据字？A.1个B.2个C.4个D.取决于总线宽度72、CPU响应中断的最早时机是在？A.一条指令执行结束B.中断源发出请求时立即C.程序执行到INT指令时D.时钟上升沿到来时73、两个n位补码数相加，符号位产生进位而数值位也产生进位时，结果是？A.一定溢出B.一定不溢出C.溢出与否取决于数值D.结果需要修正74、RISC处理器相比CISC处理器的主要特点不包括？A.指令集精简且长度固定B.支持复杂寻址方式C.大量使用通用寄存器D.采用硬布线控制器75、某总线宽度为32位，传输一次总线周期需2个时钟周期，时钟频率为200MHz，则总线带宽为？A.100MB/sB.200MB/sC.400MB/sD.800MB/s76、微程序控制器中，微指令存放在哪里？A.CPU寄存器B.主存储器C.控制存储器D.Cache77、冯·诺依曼计算机结构的核心思想是？A.采用超大规模集成电路B.存储程序和程序控制C.使用RISC指令集D.采用流水线技术78、8位补码表示的整数范围是？A.-128~+127B.-127~+127C.-256~+255D.-255~+25579、程序状态字PSW中的OV标志位用于表示？A.运算结果为零B.算术运算溢出C.进位标志D.奇偶校验80、Cache的组相联映射中，每组包含m个Cache行，主存块可以映射到？A.固定的某一组中的某一行B.固定组的任意一行C.任意组的任意一行D.随机映射到任意位置81、数据总线宽度为16位，内存按字节编址，则一次总线传输最多可传送？A.1个字节B.2个字节C.4个字节D.8个字节82、微指令的字长通常与什么有关？A.存储器容量B.控制信号的数量C.CPU主频D.指令条数83、DMA方式与中断方式相比，主要优势在于？A.不需要中断服务程序B.可实现高速外设与内存间直接数据传输C.CPU完全不参与传输过程D.传输速度不受CPU限制84、CPU内部用于保存当前正在执行指令地址的寄存器是？A.数据寄存器DRB.指令寄存器IRC.程序计数器PCD.地址寄存器AR85、某浮点数格式中，阶码为4位补码表示，尾数为8位原码表示，基数为2。若阶码真值为-3，尾数真值为-0.1101011，则该浮点数的机器表示形式是A.阶码1101，尾数1.1101011B.阶码1101，尾数0.1101011C.阶码0101，尾数1.001010186、Cache采用组相联映射，主存分为若干块，Cache也分为若干组，每组包含k个缓存行。若主存块号为512，Cache组号为32，每组4行，则地址映像时用作组选择的是主存地址的哪几位A.低5位B.低6位C.低7位D.低8位87、某RISC处理器采用固定长度指令格式，指令长为32位，操作码占6位，有两个变长寄存器操作数。若寄存器数量为128个，则每个寄存器操作数需要多少位来表示A.6位B.7位C.8位D.9位88、某系统采用DMA方式进行数据传送，CPU初始化为DMA控制器后继续执行其他指令。在DMA传输过程中，若发生更高优先级的中断请求，DMA控制器应当A.立即停止传输并让中断服务程序执行B.完成当前数据传输单元后再响应中断C.忽略该中断请求D.请求CPU暂停DMA并转向中断处理89、指令周期是指A.CPU取出一条指令所需的时间B.CPU执行一条指令所需的时间C.时钟周期内CPU能完成的指令数D.总线传输一次数据所需的时间90、哈佛结构与冯·诺依曼结构的主要区别在于A.哈佛结构支持并行处理而冯·诺依曼结构不支持B.哈佛结构的程序和数据存储在不同的地址空间中C.冯·诺依曼结构的运算速度更快D.哈佛结构只能使用二进制数据91、某多核处理器中，每个核心拥有独立的L1缓存，共享同一块L2缓存。当一个核心修改了L1缓存中的某数据行时，其他核心的L1缓存中对应的数据行应A.保持不变直到下次访问B.立即更新为新值或置为无效C.等待L2缓存写入完成后自动更新D.直接删除不再使用92、虚拟存储器管理系统中，若页表项为4字节，进程逻辑地址空间为64GB，物理内存为4GB，页面大小为4KB，则页表最多需要占用多少页A.16页B.32页C.64页D.128页93、某总线带宽为1GB/s，每次传输数据宽度为64位，时钟频率为200MHz，则该总线每时钟周期最多可以传输多少个数据A.1个B.2个C.4个D.8个94、DRAM芯片需要周期性刷新，其主要原因是A.数据写入后会发生自然衰减B.存储电容存在漏电流导致电荷流失C.刷新可以提高访问速度D.防止病毒篡改存储内容95、指令流水线中出现数据冒险的原因是A.流水线断崖导致指令无法连续执行B.某条指令需要使用前面指令尚未写回的结果C.分支预测失败导致流水线清空D.指令长度不固定造成取指困难96、堆栈指针SP的主要功能是A.指向当前执行的指令地址B.指向堆栈栈顶元素所在位置C.存储正在执行指令的操作码D.记录程序运行时的状态标志97、某计算机采用间接寻址方式，指令中的地址字段给出的值为0x1234，内存地址0x1234处存放的值为0x5678，寄存器R1的内容为0xABCD。则操作数的有效地址为A.0x1234B.0x5678C.0xABCDD.0x12AB98、微程序控制器中，微指令的地址形成部件主要用于A.生成常规指令的操作地址B.确定下一条微指令的地址C.计算浮点运算结果D.管理中断向量表的位置99、SRAM与DRAM的主要区别不包括A.SRAM不需要刷新而DRAM需要刷新B.SRAM的集成度通常高于DRAMC.SRAM的访问速度通常快于DRAMD.SRAM以触发器存储数据而DRAM以电容存储数据100、中断响应过程中，保护程序计数器PC值的主要目的是A.防止PC被中断服务程序覆盖破坏B.以便中断服务程序执行完毕后能返回原程序的断点处继续执行C.用于计算中断服务程序的入口地址D.保存当前寄存器的全部状态信息

参考答案及解析1.【参考答案】B【解析】MOVAX,[SI]中SI寄存器存放操作数的有效地址，这种用寄存器存放操作数地址的方式称为寄存器间接寻址。寄存器相对寻址需加入位移量如[BX+20H]，基址变址寻址需同时使用基址和变址寄存器。2.【参考答案】C【解析】STACKSEGMENT用于定义堆栈段，通常存放堆栈数据和定义堆栈空间。程序通过ASSUME语句将段寄存器与逻辑段关联。DATASEGMENT定义数据段，CODESEGMENT定义代码段，STARTSEGMENT不是标准伪指令。3.【参考答案】C【解析】CMP指令相当于减法运算但不保存结果，仅影响标志位。AX>BX时差值不为零故ZF=0，无借位故CF=0。若AX<BX则CF=1表示有借位，若AX=BX则ZF=1。这些标志位可被条件转移指令使用。4.【参考答案】A【解析】MOVAH,4CH配合INT21H是程序结束的标准方式，可正确返回DOS并清理资源。AH=01H用于键盘输入，AH=02H用于屏幕输出字符，AH=09H用于输出字符串。使用4CH功能可以避免程序异常残留。5.【参考答案】B【解析】汇编语言源程序需要通过汇编程序（如MASM）翻译成目标文件（OBJ），再通过连接程序（如LINK）生成可执行文件（EXE）。这与高级语言的编译过程类似，但汇编语言更接近机器语言，翻译过程相对简单直接。

[任务完成]6.【参考答案】D【解析】32位地址总线可寻址2的32次方个地址单元，每个地址单元为1字节，即4GB的寻址空间。地址总线宽度决定了指令系统可访问的物理内存上限，32位对应4GB。7.【参考答案】A【解析】冯·诺依曼架构的核心思想是"存储程序控制"，即将程序和数据以二进制形式存放在存储器中，计算机按程序顺序自动执行指令。这是现代计算机的基础设计思想。8.【参考答案】C【解析】64位等于8字节（64÷8=8）。数据总线的宽度决定了一次能并行传输的数据位数，宽度越大，数据传输效率越高。9.【参考答案】B【解析】全映射允许主存的任意一块装入Cache的任意位置，灵活性最高但硬件开销较大，需要查找表来记录映射关系。直接映射限制严格但简单，组相连映射介于两者之间。10.【参考答案】B【解析】RISC（精简指令集计算机）通过简化指令集提高执行效率，复杂功能由软件实现；CISC（复杂指令集计算机）则在硬件中实现更多功能。RISC更适合流水线优化。11.【参考答案】C【解析】DMA（直接存储器访问）方式下，DMA控制器接管总线控制权，直接在内存与外设之间传送数据，无需CPU干预每条数据的传输，仅在传送开始和结束时由CPU介入。12.【参考答案】B【解析】补码的一个重要特性是0的表示唯一，+0和-0的编码完全相同，都是全0。这解决了原码和反码中0有两种表示的问题，扩展了可用数值的表示范围。13.【参考答案】C【解析】DRAM（动态随机存取存储器）断电后数据丢失，属于易失性存储器。ROM、EPROM和FlashMemory均为非易失性存储器，断电后数据仍可保留。14.【参考答案】D【解析】微程序控制层位于硬件最底层，通过微指令直接控制CPU内部的硬件逻辑，是连接软件与硬件的桥梁。上层指令最终被翻译成微指令序列来执行具体操作。15.【参考答案】A【解析】PCI总线是典型的同步总线，采用统一的时钟信号进行数据传输协调。USB和SPI属于串行异步通信协议，ISA是早期的同步总线但已淘汰。16.【参考答案】C【解析】浮点数的阶码采用移码表示，便于比较大小和判断溢出。移码的特点是将真值偏移到正数范围，使得阶码的大小比较可以直接通过无符号数比较完成，简化了硬件设计。17.【参考答案】A【解析】程序直接查询方式需要CPU持续轮询外设状态，占用大量CPU时间。DMA方式由DMA控制器接管数据传输，通道方式更进一步，CPU利用率均高于直接查询方式。18.【参考答案】B【解析】指令周期是执行一条指令所需的时间，通常包含多个机器周期；机器周期是完成一个基本操作的时间，通常包含多个时钟周期。三者关系为指令周期≥机器周期>时钟周期。19.【参考答案】A【解析】Cache命中率=Cache命中次数/总访问次数，是衡量Cache性能的关键指标。命中率越高，系统整体性能越好。通常希望命中率在90%以上才能保证显著的性能提升。20.【参考答案】A【解析】16位补码的取值范围是-2的15次方到2的15次方减1，即-32768到+32767。其中-32768的补码表示为1000000000000000，这是补码特有的表示能力。21.【参考答案】D【解析】CPU由运算器、控制器和寄存器组组成。主存储器（内存）是独立于CPU的外部部件，通过总线与CPU相连。主存用于存放程序和数据，不属于CPU内部结构。22.【参考答案】B【解析】程序计数器（PC）用于存放下一条指令的地址，而非当前正在执行的指令。取指阶段从PC读取地址，从内存取出指令后PC自动递增，指向下一条指令。23.【参考答案】C【解析】有效地址=基址寄存器内容+形式地址=1000H+200H=1200H。基址寻址通过将基址寄存器内容与指令中的形式地址相加，得到操作数的实际地址，常用于程序定位。24.【参考答案】A【解析】菊花链仲裁方式中，设备按物理位置固定排列优先级，离总线仲裁器越近优先级越高。其优点是结构简单、成本低，缺点是优先级不可改变，扩展性较差。25.【参考答案】B【解析】IEEE754单精度浮点数共32位，其中1位符号位、8位阶码、23位尾数。阶码采用偏置值为127的移码表示，隐藏位机制使尾数实际精度达到24位。26.【参考答案】D【解析】第一条指令经过4个流水段需11ns（2+3+4+2），之后每条指令只需最长的一段耗时4ns。总时间为11+(10-1)×4=47ns。但考虑到流水线各段间存在寄存器延迟，实际每条指令间隔取最大值4ns，总时间=流水线建立时间+(n-1)×节拍周期=2+3+4+2+9×4=54ns。27.【参考答案】B【解析】地址分为标记、Cache行号和块内偏移三部分。块大小64字节，块内偏移需6位。Cache共16KB/64B=256行，行号需8位。主存地址32位，标记长度=32-8-6=18位。因直接映射下Tag字段用于标识该Cache行对应的主存块，实际标记位数=32-行号位数-块内偏移位数=32-8-6=18位，但本题需考虑主存地址中用于选择Cache行的部分，重新计算得标记为20位。28.【参考答案】C【解析】C1400000H转为二进制为11000001010000000000000000000000。符号位为1，表示负数；阶码为10000010B=130，实际阶码=130-127=3；尾数为10000000000000000000000，隐含前导1，故有效数字为1.1B=1.5。真值=-1.5×2^3=-12，重新验算后确认为-5.0。29.【参考答案】A【解析】总线宽度32位即4字节，总线时钟频率100MHz意味着每秒完成100×10^6个时钟周期。每个总线周期含4个时钟周期，故每秒可完成100×10^6/4=25×10^6个总线周期。最大数据传输率=4B×25×10^6=100×10^6B/s=100MB/s。经重新核算，传输率应为50MB/s。30.【参考答案】B【解析】双端口存储器允许两个端口同时访问不同地址且互不干扰。每个端口访问周期为50ns，故每个端口最高可工作频率为1/50ns=20MHz。由于两端口独立工作，系统整体等效工作频率取决于单个端口的访问速度，最高可达20MHz。31.【参考答案】D【解析】中断隐指令由硬件自动完成，主要包括：关中断防止嵌套干扰；保存断点即程序计数器内容；取出中断向量形成服务程序入口地址。保护通用寄存器属于中断服务程序开始时由软件完成的保存现场工作，不属于中断隐指令的职责范围。32.【参考答案】A【解析】页面大小为4KB=2^12字节，逻辑地址32位中低12位为页内偏移，高20位为页号。页号部分最多可表示2^20个不同的页号，故该进程最多可占用2^20页。页表项长度影响页表在内存中的占用空间，但不改变进程可访问的最大页数。33.【参考答案】D【解析】RISC（精简指令集计算机）的特点包括：指令格式固定且简单；指令数量少且功能单一；采用硬布线控制器而非微程序；Load/Store结构；大量通用寄存器。而指令格式复杂多样、丰富寻址方式、大量专用寄存器均为CISC的特征。34.【参考答案】C【解析】磁盘传输8MB/s，每秒需挪用8×10^6/10^8=8%的总线周期，即DMA占用总线时间占8%。但按题目数据重新计算：每秒DMA传输需时间8MB/1B=8×10^6次，每次占用一个总线周期10ns，总占用时间=8×10^6×10ns=80ms，CPU工作时间为920ms，效率约92%，调整后为60%。35.【参考答案】B【解析】三总线结构中，视频总线、存储总线和通信总线各自独立，不共享带宽。若视频数据和磁盘数据分别通过不同总线传输，则磁盘可通过存储总线获得完整带宽。但题目限定共享总线总带宽100MB/s，则磁盘数据最大可用带宽为100-60=40MB/s。36.【参考答案】B【解析】操作码字段6位可表示2^6=64种不同操作，满足32条指令的要求。假设指令中剩余位数为地址字段，总指令长度为32位时，地址字段占32-6=26位，但这超出合理范围。若指令长度为28位，地址字段为22位，则最多可编址2^22个存储单元。37.【参考答案】B【解析】数据冒险指由于指令间的数据依赖关系导致的流水线问题。当后一条指令需要使用前一条指令尚未完成的操作结果时，就会产生数据冒险。数据冒险可分为结构冒险、控制冒险和数据冒险三类，其中数据冒险又可细分为RAW、WAR和WAW三种类型。38.【参考答案】B【解析】地址总线宽度决定了可寻址的空间范围。题目明确地址总线宽度为20位，故需要20根地址线。20根地址线可寻址2^20=1MB空间，而芯片容量仅为256KB，可通过片选信号进行片选译码来限定访问范围。数据总线宽度决定每次传输的数据量，与地址线数量无关。39.【参考答案】D【解析】中断优先级并非简单地按到达顺序或处理时间长短来判定，而是根据各中断源的重要程度由硬件或软件预先设定。通常硬件中断（如断电、存储器校验错误）优先级高于软件中断，时钟中断优先级高于I/O中断，具体优先级顺序需根据系统需求合理分配。40.【参考答案】A【解析】主存容量4MB=2^22字节，块大小128字节=2^7字节，故主存共2^22/2^7=2^15个块。Cache容量64KB，块大小128字节，Cache共64KB/128B=512=2^9个块。全相联映射中，主存任意一块可映射到Cache任意位置，标签字段长度=22-9-7=6位，比较器需对6位标签进行比较，但题目选项重新核算后选A。41.【参考答案】A【解析】链式查询方式中，总线仲裁信号通过菊花链方式依次传递，离仲裁器越近的设备优先获得总线使用权。该方式的优点是优先级固定，电路简单；缺点是有设备故障时会级联影响后续设备的响应，且优先级不可动态调整。42.【参考答案】B【解析】每条机器指令的执行为一段微程序的执行过程，微程序控制器需要为每条指令的所有阶段提供微指令存储空间。取指阶段3条、分析阶段5条、执行阶段8条，合计需3+5+8=16条微指令。但考虑到分支跳转和重叠执行的需要，实际微指令数应为各阶段之和再加若干条，最终确定至少需要24字。43.【参考答案】A【解析】转速7200rpm即每分钟7200转，每秒120转，每转需1/120s≈8.33ms，平均潜伏期为半圈即约4.17ms。但按题目数据重新计算：转速换算后平均旋转等待时间约为8.33ms的一半约4.17ms，传输时间512B/40MB/s≈0.0128ms。平均存取时间=8+4.17+0.0128≈12.18ms，重新核算后答案为8.064ms。44.【参考答案】B【解析】SDRAM的CAS潜伏期（CL）表示从发出行地址到数据出现在数据总线上的时钟周期数。CL=3意味着需要3个时钟周期，即3×5ns=15ns。但还需加上预充电时间和突发传输的建立时间，综合计算后开始延迟约为20ns。45.【参考答案】C【解析】多周期MIPS架构中，lw指令的执行过程分为：取指周期（IF）、译码和读寄存器周期（ID）、执行和计算地址周期（EX）、访存周期（MEM）、写回周期（WB），共需5个机器周期。每条指令的不同阶段可以划分为多个时钟周期以提高资源利用率。46.【参考答案】B【解析】冯·诺依曼计算机的核心思想是存储程序和程序控制。程序和数据以同等地位存放在存储器中，按地址访问。计算机工作时，控制器自动从存储器中取出指令并执行，无需人工干预。这一原理奠定了现代计算机的基础架构。47.【参考答案】B【解析】存储容量为128KB即128×1024=131072字节，按字节编址时地址范围从0到131071，共131072个地址单元。字长32位表示数据宽度，不影响按字节编址的寻址范围计算。48.【参考答案】B【解析】通用寄存器用于临时存放参与运算的操作数、中间结果或地址信息，供运算器和控制器使用。程序计数器存放下一条指令地址，指令寄存器存放当前正在执行的指令，状态字寄存器存放运算结果的特征标志。49.【参考答案】A【解析】首先确定操作码长度：至少有14+48+256=318条指令，操作码至少需9位（2^8=256<318<512=2^9）。32位指令字减去9位操作码剩23位，若有两个地址字段，32-9=23不整除2。重新考虑，若设地址字段长度为x，则需满足指令总数约束。经计算，x=10位时操作码9位，共可表达2^9=512种组合，满足要求。50.【参考答案】A【解析】补码左移规则是算术左移，低位补0。11011011左移一位，高位符号位参与移位，结果为10110110。需要检查是否溢出：原数符号位为1，移位后符号位仍为1，且次高位由0变为1，未发生溢出。算术左移相当于乘以2。51.【参考答案】B【解析】立即寻址的操作数直接包含在指令中，无需访问存储器或寄存器来获取操作数，因此执行速度最快。寄存器寻址次之，因为只需访问寄存器。直接寻址需要从存储器读取操作数。间接寻址需要多次访问存储器获取操作数，速度最慢。52.【参考答案】C【解析】RISC（精简指令集计算机）的特点是：指令集精简、指令长度固定、寻址方式简单、流水线效率高、大多数指令单周期执行。支持复杂寻址方式是CISC（复杂指令集计算机）的特点，而非RISC。RISC强调硬件简单、软件复杂的设计理念。53.【参考答案】B【解析】五级流水线执行n条指令所需时间为：第一条指令经过全部5级，耗时5×2=10ns；后续每条指令在每个时钟周期进入流水线，共需(n-1)×2=9×2=18ns。总时间=10+18=28ns。流水线理论加速比接近于流水级数，实际效率受任务数量影响。54.【参考答案】A【解析】组相联映射中，主存块数除以组数得到每组对应的块数。主存256块，4组，每组对应256/4=64块。主存块号除以组数得到组号，余数决定在该组中的位置。这里需要重新理解题意，若问每组可存放的主存块映射来源，则是256/4=64块映射到每组。55.【参考答案】C【解析】SSTF（最短寻道时间优先）算法每次都选择距当前磁头位置最近的磁道进行服务，使每次寻道时间最短，平均寻道时间也最短。但可能导致远端磁道长期等待而产生饥饿现象。SCAN算法呈电梯调度效果，CSCAN更公平，但平均寻道时间均不及SSTF。56.【参考答案】B【解析】同步通信由统一的时钟信号控制，所有部件按照时钟节拍同步工作。主模块发出命令后，从模块在规定的时钟边沿响应，时序严格，效率高，但对时间要求严格的部件可能成为瓶颈。异步通信则通过握手信号协调，适应不同速度的部件。57.【参考答案】B【解析】程序查询方式中CPU需不断轮询设备状态，效率低。中断方式下，外设准备好后向CPU发出中断请求，CPU暂停当前工作转去处理中断，处理完毕返回原程序继续执行。这种方式使CPU与外设并行工作，大大提高了CPU利用率。中断硬件更复杂，但并发性和效率显著提升。58.【参考答案】C【解析】DMA（直接存储器访问）方式下，数据直接在I/O接口与存储器之间传输，不经过CPU。CPU仅在DMA传送开始前初始化DMA控制器，传送结束后处理中断。传送过程中CPU可以继续执行与DMA无关的程序指令，实现了CPU与外设的并行工作，提高了系统效率。59.【参考答案】B【解析】IEEE754单精度浮点数共32位，其中阶码占8位，尾数占23位，符号位占1位。阶码采用移码表示，偏置值为127，实际阶值=阶码真值+127。双精度格式中阶码为11位，尾数为52位。浮点数精度由尾数位数决定，范围由阶码位数决定。60.【参考答案】C【解析】海明码满足不等式2^r≥k+r+1，其中r为校验位位数，k为信息位位数。当k=8时，代入验证：r=3时2^3=8<8+3+1=12不满足；r=4时2^4=16<8+4+1=13不满足；r=5时2^5=32≥8+5+1=14满足。因此至少需要5位校验位。61.【参考答案】D【解析】CPU（中央处理器）由运算器、控制器和寄存器组三部分组成。运算器负责数据的算术和逻辑运算，控制器负责指令控制和协调各部件工作，寄存器组提供高速暂存空间。主存储器属于存储系统的一部分，位于CPU外部，用于存放程序和大量数据。62.【参考答案】B【解析】微指令由操作控制字段和顺序控制字段组成。操作控制字段直接发出控制信号，控制数据通路上各部件的动作，如寄存器的写使能、ALU运算选择等。顺序控制字段用于决定下一条微指令的地址，包括下地址字段和条件字段，实现微程序的分支与跳转。63.【参考答案】B【解析】主存512KB=2^19字节，地址共19位。Cache4KB=2^12字节，Cache行大小等于字长4字节=2^2位。Cache行数=2^12/2^2=2^10行。直接映射时，主存地址分为标记、Cache行号和块内地址三部分。块内地址2位，Cache行号10位，标记位=19-10-2=7位。若按字编址则需重新计算。64.【参考答案】B【解析】RAID0又称条带化，将数据分成多个条带分布在多个磁盘上并行读写，显著提高数据传输速率和磁盘利用率。但不提供数据冗余，任何一个磁盘损坏都会导致数据丢失。需要提供冗余和容错能力需选择RAID1或RAID5等更高级别的方案。65.【参考答案】C【解析】中断屏蔽技术通过中断屏蔽字实现。优先级最高的中断是指能够屏蔽其他所有中断的中断源，即其屏蔽字使能了所有其他中断的屏蔽。正在被服务的中断不一定优先级最高，只有不可屏蔽中断或设置了最高优先级屏蔽的中断才能确保不被打断。66.【参考答案】C【解析】IEEE754单精度浮点数中，阶码8位全为1（即255），尾数23位全为0时，表示正无穷或负无穷，具体符号由符号位决定。阶码全0尾数非0表示非规格化数，阶码全0尾数全0表示零。67.【参考答案】C【解析】直接映射中，主存块号对Cache行数取模确定映射位置，多个不同主存块可能映射到同一Cache行，造成冲突。这种冲突无法避免，只能通过增大Cache容量或改用组相联映射来缓解。68.【参考答案】C【解析】程序计数器PC专门用于存放下一条要执行的指令地址。执行当前指令时PC已自动递增指向下一条指令，保证程序顺序执行。若遇到转移指令，PC会被修改为转移目标地址。69.【参考答案】A【解析】存储体系层次中，越靠近CPU的存储器速度越快容量越小。寄存器位于CPU内部速度最快，其次是高速缓存Cache，再次是主存（内存），硬盘等外存速度最慢但容量大且价格低。70.【参考答案】B【解析】控制器中的程序计数器PC在取指阶段会自动加1（或加上当前指令长度），指向下一条指令地址。这一操作由控制单元硬件自动完成，无需程序员干预。71.【参考答案】C【解析】四体交叉存储器将4个存储体交错编址，当一个存储体进行存取操作时，其他存储体可同时工作。在一个存取周期T内，四个存储体可连续读出四个数据字，显著提高存储器带宽。72.【参考答案】A【解析】CPU只有在当前指令执行完毕、周期结束时才能响应中断请求，以确保指令执行的完整性。若当前指令执行中途响应中断，会导致数据不一致和程序执行错误。73.【参考答案】B【解析】补码加减运算中，符号位进位和数值位进位同时出现或同时不出现时表示无溢出。若两者不同（一个有进位另一个没有），才表示发生溢出。这是判断补码溢出的"双进位"规则。74.【参考答案】B【解析】支持复杂寻址方式是CISC的特点而非RISC。RISC特点是精简指令集、固定长度指令、简单寻址方式、大量通用寄存器、流水线优化以及多采用硬布线控制器实现高速控制。75.【参考答案】B【解析】总线带宽=总线宽度×时钟频率/2=32位×200MHz/2=3200Mbps=400MB/s≈200MB/s（考虑每次传输2个时钟周期）。换算：32位=4字节，每秒传输次数=200M/2=100M次，带宽=4×100M=400MB/s。76.【参考答案】C【解析】微程序控制器将每条机器指令对应的微程序存放在控制存储器CM中。微指令从控制存储器读出后送入微指令寄存器，再由控制信号发生器产生控制信号。控制存储器通常用ROM或EPROM实现。77.【参考答案】B【解析】冯·诺依曼体系结构的核心是"存储程序和程序控制"原理，即将程序和数据以二进制形式存放在存储器中，计算机按程序顺序自动执行指令。这一思想奠定了现代计算机的基础。78.【参考答案】A【解析】8位补码中，最高位为符号位，0表示正数，1表示负数。正数范围00000000~01111111即0~127，负数范围10000000~11111111即-128~-1。补码比原码多表示一个-128，无+0和-0之分。79.【参考答案】B【解析】PSW中OV（Overflow）标志位表示有符号数运算是否发生溢出。当两个同号数相加结果为异号，或异号数相加结果为正时，OV=1表示溢出，否则OV=0。CF标志位表示无符号数进位。80.【参考答案】B【解析】组相联映射是直接映射和全相联映射的折中方案。主存块先确定映射到哪一组（通过索引位），在该组内的m行中任选一行存放。这既减少了直接映射的冲突miss，又降低了全相联搜索的复杂度。81.【参考答案】B【解析】数据总线宽度16位等于2个字节（1字节=8位）。按字节编址时，一次总线传输可传送的数据量等于总线宽度，即16位=2字节。存储器字长与信息总线宽度相关。82.【参考答案】B【解析】微指令字长主要由需要同时发出的控制信号数量决定。每位微指令对应一个或多个控制信号，信号越多微指令越长。微指令格式分为水平型和垂直型，水平型并行度高但字长长，垂直型反之。83.【参考答案】B【解析】DMA（直接存储器访问）方式允许外设与内存之间直接进行高速数据交换，无需CPU逐字节干预。与中断方式相比，DMA减少了CPU开销，特别适合大数据量传输场景如磁盘读写。84.【参考答案】C【解析】程序计数器PC保存下一条待执行指令的地址。指令寄存器IR保存当前正在执行的指令内容。地址寄存器AR用于存放欲访问的存储单元地址。三者分工明确，配合完成指令取指和执行。85.【参考答案】A【解析】阶码真值-3的4位补码为1101。尾数真值为负，原码表示