2024年北邮数字逻辑期中试题及参考答案_第1页
2024年北邮数字逻辑期中试题及参考答案_第2页
2024年北邮数字逻辑期中试题及参考答案_第3页
2024年北邮数字逻辑期中试题及参考答案_第4页
2024年北邮数字逻辑期中试题及参考答案_第5页
已阅读5页,还剩9页未读, 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

北京邮电大学

《数字电路与逻辑设计》期中考试试题

.4.11

班级姓名班内序号

题号—一=四五六七八总成绩

分数201210101020108

得分

注意:所有答案(包括选择题和计算题)一律写在试卷纸上,假如卷面位置不够,请写

在试卷的背后,否则不计成绩。

一、(每题1分,共20分)判断(填J或X)、单项选择题

(请先在本试卷上答题之后,将所有答案汇总到本题末尾的表格中。)

1.ECL逻辑门与TTL门相比,重要优点是抗干扰能力强。(X)

2.CMOS门电路在使用时允许输入端悬空,并且悬空的输入端相称于输入逻辑

“1”。(X)

3.若对4位二进制码(B3B2B.BO)进行奇校验编码,则校验位OB@B2㊉B6B。㊉1。

(V)

4依照表1-1,用CM0S4000系列的逻辑门驱动TTL74系列的逻辑门,驱动门

与负载门之间的电平匹配不存在问题(V)

5.依照表1-1,用CM0S4000系列的逻辑门驱动TTL74系列的逻辑门,驱动门

与负载门之间的电流驱动能力不存在问题(X)

表1-1常用的TTL和CMOS门的经典参数

rrtFTL(MOS卜速(M()s%it(MOS

74LS条MJMMM案”74H(74HCT案外

V2.4174.64.4

e.4•<•.«5S.Ia.|

-41.4A4-41.51TY

UMMl44

2

V01MM/V2113J3

41,11•J

V1MMA•.R1.51

Ig■八」“A2»0.10.1•J

・IA-41.4

6.当初iwJ,必有两个最小项之和叫+啊=0,(乂)

7.CMOS门电路的静态功耗很低,但在输入信号动态转换时会有较大的电流,

工作频率越高,静态功耗越大。(X)

8.逻辑函数的体现式是不唯一的,但其标准的最小项之和的体现式是唯一的。

(V)

9.用数据分派器加上门电路能够实现任意的逻辑函数。(V)

10.格雷BCD码具备单位距离特性(任意两个相邻的编码之间仅有一位不一样)

且是无权代码。(J)

11.有关函数/=入0+363+45m,下列说法中正确的有B。

A.不存在冒险;

B.存在静态逻辑冒险,需要加冗余项^8。和进行消除;

C.存在静态功效冒险,需要加冗余项^5。和进行消除;

D.当输入ABCD从0001—0100变化时存在静态逻辑冒险。

12.逻辑函数F二A㊉B和G=A0B满足关系D。

A.F=GB.F+G=()C.F^=]D.F=Ge0

13.若逻辑函数b(4注。=>>(1,2,3,6),G(A&O=Z"K°23,4,5,7),则

F・G=A°

A.m2+%B.1C.ABD.AB

14.若干个具备三态输出的电路输出端接到一点工作时,必须确

保B°

A.任何时刻最多只能有一个电路处在高阻态,其他应处在工作态。

B.任何时刻最多只能有一个电路处在工作态,其他应处在高阻态。

C.任何时刻最少有一个电路处在高阻态,其他应处在工作态。

D.任何时刻最少有一个电路处在工作态,其他应处在高阻态。

15.能够用来传输连续变化的模拟信号的电路是

A.三态输出的门电路。;B.漏极开路的CMOS门电路;

C.ECL门电路;D.CMOS传输门

16.逻辑体现式尸=[(而+。)方+©/的对偶式为B。

AF=[(A+BC)+~DE]+BB.尸=(A+6C+方)•£+〉

CF=(A+DE+BD./=[(A3+C)O+K]・3

17.下列说法中正确的是一D。

A.三态门的输出端能够直接并联,实现线或逻辑功效。

B.0C门的输出端能够直接并联.实现线或涉辑功效°

C.0D门的输出端能够直接并联,实现线或逻辑功效。

D.ECL门的输出端能够直接并联,实现线或逻辑功效。

18.某集成电路芯片,查手册知其最大输出低电平U°5a10.5V,最大输入低电

平U』=0.8V,最小输出高电平U0*=2.7V,最小输入高电平U丽尸2.0V,则其

低电平噪声容限Ik和高电平噪声容限但分别是C°

A.1.5V、2.2VB.2.2V、1.2VC.0.3V.0.7VD.1.9W1.5V

19.下列说法中不属于组合电路的特点的是—Jo

A.组合电路由逻辑门组成;

B.组合电路不含记忆存储单元;

C.组合电路的输出到输入有反馈回路;

D.任何时刻组合电路的输出只与当初的输入有关,而与电途经去的输入无关。

20.在图1-1的CMOS门电路中,输出为高电平的有D。

A.B.C.D.

图1-1

答案汇总:

12345678910

XXJXXXVVV

11121314151617181920

BDABDBDCCD

二、(共12分)器件的内部电路如图2-1所示,A,B为输入,F为输出。(1),

写出L、M、N、0、F点与输入A、B间的相对逻辑关系体现式。(2),画出

该器件的符号。

解:

(2)

A-&

D

(2分)

三、(10分)请用最少的或非门设计一个检出8421BCD码能被4整除的逻辑电

路(输入变量为ABCD,且提供反变量):

(1)依照功效需求完成表3T真值表的填写;

(2)并写出该函数的标准与或体现式(使用;F=Z+E形式);

(3)将真值表填入图37的卡诺图,并用卡诺图法简化为最简或与式;

(4)用或非门实现该函数,画出逻辑图。

表3-1

输入输出

ABCDF

00011110

00

01

11

10

图3-1

解:真值表(2分)

输入输出

ABCDF

00001

00010

00100

00110

01001

01010

01100

01110

10001

10010

1010X

1011X

1100X

1101X

1110X

1111X

F=Dn(0,4,8)+10,11,12,13,14,15)(2分)

(2分)

F=DC(2分)

C一

D—

(2分)

四、(10分)请用代数法化简函数r=AB+A㊉B(ABO+C+O+EeF)为最简

与或体现式,画出实现此逻辑函数的最简CMOS电路。

解:

户=A5+A㊉/(ANO+C+O+EeF)

=AB4-AB+AB(A-t-B+D+C+D+EeF)

=B+AB

=A+B=A'B

(化简8分,图2分)

五、(10分)TTL门组成的电路如图5-1所示,请给电阻RL选择适宜的阻值。

已知OC门输出管截止时的漏电流为IOH二200

UA,OC门输出管导通时允许的最大负载电

流为IOLmax=16mA;负载门的低电平输入电流

为IiL=lmA,高电平输入电流为IIH=40UA,

Vcc'=5V,要求OC门的输出高电平VOH2

3.0V,输出低电平VOLWO.4Vo

解:

RL<V((一匕""inR>♦CL%

n=2m=7m'=4

<匕=---------------=2.94KC

nlOH+ml[H2x0.2+7x0.04

R2=5—0.4°()38KQ图5」

lox叫L16-4x1

(5分/个)

六、(20分)求函数F=(A+B)(B+C)(A+C)的标准与或体现式,并分别用译

码器74LS138(输出低电平有效,功效表见6-1)、数据选择器75LS153(功效

表见6-2)、数据分派器74LS155(功效表见6-3)和最少的门电路实现此函数

(输入不提供反变量,在图6-1所给的符号图上完成)。

表6-174LS138功效表表6-274LS153功效表

STAiAoD3-D0Y

%匕匕八”匕几匕

0XXXX111111111XXX0

X1XXX11111111000D3-D0Do

1000001111111

001D3-D0Di

1000110111111

0D3-D0

100101101111101D2

D3-D0

1001111101111011D3

1010011110111

1010111111011

1011011111101

1011111111110

表6-374LS155功效表

1STAoAo2F72F72F7

AiIFoIFi1F2IF32STAi

0XX11111XX1111

100ID1110002D111

1011ID1100112D11

11U11ID1010112D1

111111ID0111112D

1FJ61K2/^2F2F,2Fy

74LS155

A)AI5TID25T2D

iinn

CB

图6-1

解:

F=(A+B)(B+C)(A+C)

=ABC+ABC+ABC+ABC

=Em(3,5,6,7)(2分)

(18分)

七、(10分)逻辑函数尸(43cD)=ABO+ACO+A5C。。已知该函数的约束条

件为无瓦6+A86O=°,(1)将逻辑函数及约束条件填入图7-1,利用卡诺图将函

数化简为最简与或体现式;(2)将逻辑函数及约束条件填入图7-2,利用卡诺图简化为最

简与或非体现式。

00011110

图7-1图7-2

解:

(1)

(2分)

F=AD+BCD(3分)

(2)

F=AB+AC+D(3分)

八、(8分)由四位数码比较器7485(功效表见表8-1)和四位加法器74283组

成的电路如图8T所示,若输入为2421BCD码,(1)在真值表8-2中完成输出

的填写;(2)阐明该电路完成什么编码的转换。

表8-17485的功效表

比较输.入联输入输出

&3b3&2b?aibjfloboG'S'E'A>BA<BA=B

&3油3XXXXXX100

a3V)3XXXXXX010

&3=^3&2>b2XXXX100

a3=b33^0)2XXXX010

XXX

a3=b3a2=bzai>biX100

==

&3b3&2^2ai<biXXXX010

=

ft3b3&2^2ai=bia()>boXXX100

a3=b3&2=^2ai=bifio〈boXXX010

a3=ba82=4)2»i=bifio=bo100100

s

a3=b3a2b2ai=bia()=bo010010

a3=b3a2=b2ai=bi8o=bo001001

a3=bsa2=b2ai=biflo=boXX1001

a3=b3a2=b2ai=biao=b0110000

&3=b3a2=b2ai=biflo=bo000110

表8-2

十进2421BCD码8421BCD码

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论