电子技术（第5版）课件 第7章 门电路与组合逻辑电路

第7章门电路与组合逻辑电路第7章门电路和组合逻辑电路7.1数字电路基础7.2逻辑门电路7.3逻辑函数和化简方法7.4组合逻辑电路分析与设计7.5常用组合逻辑电路7.6应用举例第7章门电路和组合逻辑电路1.掌握门电路的逻辑功能、逻辑符号、真值表和逻辑表达式；了解TTL门电路、CMOS门电路的特点3.掌握组合逻辑电路的分析和设计方法4.理解加法器、编码器、译码器等常用组合逻辑电路的工作原和

功能5.了解组合逻辑电路的使用方法本章要求2.会用逻辑代数的基本运算法则化简逻辑函数1）模拟电子技术（晶体二极管、三极管、

场效应管其各种模拟电路）①模拟电路：处理和传输模拟信号三角波tOu（i）正弦波tOu（i）②模拟信号：时间和数值上均连续③时间上连续：任意时刻有一相对的值④数值上连续：可是一定范围内任意值2）数字电子技术（逻辑门电路、触发器及各种逻辑电路）①数字电路：处理和传输数字信号②

数字信号：时间和数值均为离散③时间上离散：只在某些时刻有定义④数值上连续：可变量仅是有限集合的一个值，如高电平1、低电平0尖顶波tOu（i）矩形波tOu（i）tO7.1

数字电路基础

1.数字电子技术简介（1）电子技术分类1）工作信号用1和0表示二进制的数字信号（电路中的高、低电平）2）晶体管工作在开关状态，具有好的抗干扰能力3）结构简单、便于集成和系列化生产，通用性较强，应用广泛4）可对输入数字信号进行算术和逻辑运算，具有“逻辑思维”能力7.1

数字电路基础

1.数字电子技术简介（2）数字电路特点（1）正、负脉冲（2）脉冲信号（实际矩形波）幅度A；上升沿（前沿）tr

；周期T下降沿（后沿）tf

宽度tp

；A0.9A0.5A0.1AtptrtfT0+3V0-3V（a）正脉冲0+3V0-3V（b）负脉冲（3）电平和正负逻辑2）逻辑---事物的因果间的关系（也称逻辑关系）3）正逻辑---高电平为1，低电平为0

（通常使用正逻辑）4）负逻辑---高电平为0，低电平为11）电平---输入与输出信号电位的高低，用1和0区别

（有一定的数值范围）

7.1

数字电路基础

2.脉冲信号实际开关为晶体二极管、三极管以及场效应管等电子器件低电平15V（UCC）高电平下限

2.4V00V低电平上限

0.8Vui为控制开关S的断、通情况

S断开，uo为高电平（1）

S接通，uo为低电平（0）逻辑0和逻辑1对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低7.1

数字电路基础

3.逻辑电平高电平（1）二极管的开关作用（2）三极管的开关作用Euo+UCCRCCuo

0ECuo+UCCRCRBT+UCCuiRBRCuoT+-UCE3V0V导通截止7.1

数字电路基础

4.晶体管开关作用RD导通截止S0VR

相当开关断开+-S3VR相当开关闭合+-3V0Vuo

UCCuiT+UCCRBRCuO+-UCEIBIC+UCCRC+UCCRCuOIBIC高电平（ui=3V）+UCCRC+UCCRCuOIBIC低电平（ui=0V）当输入高电平时：；当输入低电平时：；截止区饱和区UCE（set）IC（set）UCE≈UCCICEOIB=036IC(mA)1234UCE(V)912O4080120160180QQ1Q2（2）三极管的开关作用7.1

数字电路基础

4.晶体管开关作用逻辑式

Y=A•B001110100100ABY与逻辑状态表

（1）与逻辑（2）二极管与门电路+U（5V）RDAABYDBY=AB逻辑式

逻辑符号

有0出0；全1出1&ABY+U（5V）RDAABYDB逻辑功能注意：对于各种逻辑门电路，必须掌握逻辑表达式、逻辑功能和逻辑符号7.2

逻辑门电路

1.与门电路Y+–BAUS

与门逻辑状态表

（同上）

（1）或逻辑关系逻辑式Y=A+B状态表0010ABY01011111（2）二极管或门电路-U（-5V）RDAABYDB二极管实现或逻辑的电路称为或门电路，其逻辑式和逻辑状态表同上逻辑功能

有1出1；全0出0逻辑符号>1ABY3.非门电路状态表1010AY

（1）非逻辑关系7.2

逻辑门电路

2.或门电路BYA+–USYA+–RUS1AY逻辑符号

有

0出1；有1出01010非门状态表AY

Y=A逻辑式逻辑功能（2）晶体管非门电路+UCC-UBBARKRBRCYT截止“0”“1”饱和+UCC-UBBARKRBRCYT“1”“0”注意：当A为高电平时Y为低电平，反之亦然也称非门为反相器在实际应用中为保证A为低电平时，晶体管能可靠截止，常在输入端接入负电压-UBB7.2

逻辑门电路

3.非门电路ABY00010011101111011001011101011110C

与非门状态表Y&ABC与非门1Y非门与门&ABCY=ABC逻辑式

有0出1；全1出0逻辑功能

Y=A+B+C逻辑式1Y非门或门ABC>1或非门YABC>1

（2）或非门电路ABY00010010101011001000011001001110C

或非门状态表全0出1

；有1出0逻辑功能7.2

逻辑门电路

4.复合门电路（1）与非门电路非门1Y与门或门>1&AB&CD与或非门一组全

1出0；两组有0出1思考题：请列出与或非门电路的逻辑状态表逻辑式Y=AB+CD逻辑功能>1&AB&CDY

例题1：画出图示电路波形&Y1AB>1Y2ABABY1Y2有0出0；全1出1Y1有1出1；全0出0Y27.2

逻辑门电路

4.复合门电路（3）与或非门电路1）电路组成+5V

输入级输出级中间级R3AB

CR4R2R1T2

T1

T4

T5Y

T3R5

UCC输入级：作用与二极管与门完全相似；电阻R1为T1基极限流电阻中间级：其作用是将T1管集电极输出，经T2变为集电极和发射极两个相位相反的输出，以驱动输出级输出级：复合管T3、T4与T5构成互补输出级电路，R5为T3的发射极电阻；R4为T4的负载电阻

（Transistor

TransistorLogic,TTL）7.2

逻辑门电路

5.集成门电路（1）TTL与非门+5V

输入级输出级中间级R3AB

CR4R2R1T2

T1

T4

T5Y

T3R5

UCC多发射极晶体管B1C1R1AB

C1）电路组成7.2

逻辑门电路

5.集成门电路（1）TTL与非门R3AB

CR4R2R1T2

T1

T4

T5Y

T3R5UCC（+5V）T2、T4截止(0.3V)10

输入有0;

输出为15VVB1=VC1+UBE1=0.3+0.7=1VVY

5-0.7-0.7

=3.6V负载门+5V

拉电流2）工作原理（输入不全为高电平）7.2

逻辑门电路

5.集成门电路（1）TTL与非门

流过E结的电流为正向电流R3AB

CR4R2R1T2

T1

T4

T5Y

T3R5UCC（+5V）截止1(3.6V)4.3VT2、T5饱和导通

输入全1；输出为0VB1=UBC1+UBE2+UBE5=0.7×3=2.1V0(0.3V)灌电流负载门+5V2）工作原理（输入全为高电平）7.2

逻辑门电路

5.集成门电路（1）TTL与非门VC2=UCE2+UBE5=0.3+0.7=1V有0出1；全1出0逻辑功能00010011101111011001011101011110ABYC

与非门逻辑状态表逻辑符号ABCY&74LS00型外引线排列（4与非门）逻辑表达式

Y=ABC74LS00UCC地1781413121110965432&&&&3）逻辑功能7.2

逻辑门电路

5.集成门电路（1）TTL与非门测试电路&+5VUiUoVV电压传输特性UOHUOLABCDEUO/VO0.51.31.40.33.6Ui/V2.7典型值3.6V，

2.4V为合格典型值0.3V，

0.4V为合格抗干扰能力强

输出高、低电平电压UOH和UOL♦传输特性（Uo=f（Ui））♦扇出系数NO带负载能力强R4+5V

T4

T5Y

11R4+5V

T4

T5Y

20总线思考题2个普通TTL与非门电路的Y1和Y2，如果Y1为高电平，Y2为低电平。能否连接在总线上？为什么？4）特性参数7.2

逻辑门电路

5.集成门电路（1）TTL与非门

T5Y+5VR3AB

CR2R1T2

T1

UCC

UCCR4

T5Y+5VR3AB

CR2R1T2

T1R5

T4

T3普通TTL与非门集电极开路TTL与非门

无T3、T4管

T5管C开路（OpenCollector）OC门是普通TTL与非门T5管集电极开路，故称为集电极开路TTL与非门，简称OC门电路1）电路组成7.2

逻辑门电路

5.集成门电路（2）OC门&YCBA逻辑符号∧∨有源负载T5Y

R3AB

CR2R1T2+5VT1RLUCCUCC上拉电阻表示C开路

当T5饱和，输出低电平UOL=0.3V

当T5截止，输出高电平UOH=UCC有0出1；全1出0（OpenCollector）2）工作原理7.2

逻辑门电路

5.集成门电路（2）OC门UCC&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3RLY∧∨∧∨∧∨G1G2G31）实现电平转换电路2）实现线与功能电路0.3V3.6V0.3V15V1

0000Y&CBA+15V∧∨RL3）应用举例5.集成门电路（2）OC门7.2

逻辑门电路

1）实现电平转换电路0.3V3.6V0.3V15VUCC&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3RLY∧∨∧∨∧∨G1G2G32）实现线与功能电路1

00Y&CBA+15V∧∨RL3）应用举例5.集成门电路（2）OC门7.2

逻辑门电路

1Y=Y1Y2Y3=A1B1C1A2B2C2A3B3C3

Y=A1B1C1+A2B2C2+A3B3C3

线与R4+5V

T4

T5Y

1R4+5V

T4

T5Y

210总线

思考题：图示为2个普通TTL与非门电路，若Y1输出为高电平，Y2输出为低电平。问是否可连接在总线上？答案：不允许！请问为什么？损坏T5管的灌电流3）应用举例5.集成门电路（2）OC门7.2

逻辑门电路

T5Y

R3D3AB

R4R2R1T4T2+5VT1

T3R5（TriState）普通TTL与非门上多出一二极管D和非门CD1EN控制端PTS门其输出端除高、低电平，还有高阻状态。因是在普通TTL与非门改制而成，故称为TTL三态输出与非门，简称TS门电路1）电路组成5.集成门电路（3）TS门7.2

逻辑门电路

（TriState）T5Y

R3D3AB

R4R2R1T4T2+5VT1

T3R5CD1ENP2）工作原理5.集成门电路（3）TS门7.2

逻辑门电路

01截止ABEN=0时,电路为正常与非门工作状态，所以控制端低电平有效（TriState）T5Y

R3D3AB

R4R2R1T4T2+5VT1

T3R5CD1ENP2）工作原理5.集成门电路（3）TS门7.2

逻辑门电路

10导通

悬空截止截止EN=1时,门电路输出端处于悬空的高组状态

逻辑符号

三态与非门状态表功能表输出高阻ABY=&YENBAEN&YENBAEN

低电平有效

高电平有效

0

高阻00

11

01

11

10

1111

10ABCY3）逻辑功能5.集成门电路（3）TS门7.2

逻辑门电路

要求有8个三态门向总线传输数据，实现电路如图所示各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平♦总线数据传输A0B0C0A1B1C1A7B7C7总线&&&Y1Y7Y0ENENENG7G2G1♦数据双向传输

当E=0时，G1有输出，G2高阻，信号由A传至B

当E=1时，G2有输出，G1高阻，信号由B传至AG1&AB&111EG4G2G3G5ENEN4）应用举例5.集成门电路（3）TS门7.2

逻辑门电路

（3）多余输入端并联前级有足够驱动能力的与、或逻辑门电路

（1）与、与非逻辑门电路

（2）或、或非逻辑门电路≥1YA&YA＋5V（UCC）&＋5V（UCC）RAY&YA≥1YA6.多余输入端处理7.2

逻辑门电路

一般不允许多余输入端悬空（相当于高电平）以防引入干扰信号≥1YA（1）逻辑代数（又称布尔代数）

分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变

量的取值只有0，1两种，分别称为逻辑0和逻辑1。注意0和1不表示数量的大小，

而是表示两种相相互对立的逻辑状态。（2）逻辑代数是表示逻辑关系，而不是数量关系。这是它与普通代数的本质区别1.逻辑代数运算法则7.3

逻辑函数和化简方法

（3）常量与变量自等律0-1律重叠律还原律互补律（4）逻辑代数的基本运算法则交换律结合律1.逻辑代数运算法则7.3

逻辑函数和化简方法

分配律反演律吸收律对偶式1）A+AB=A

2）A（A+B）

=A3）4）对偶式5）6）对偶式注意：

所谓对偶关系将某逻辑表达式中的与（•）换成或（+），或（+）换成与（•），

得到一新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对

偶式也成立（4）逻辑代数的基本运算法则1.逻辑代数运算法则7.3

逻辑函数和化简方法

（5）逻辑函数表示方法逻辑式；逻辑状态表；逻辑图卡诺图；例题1：在有一走廊相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。要求：任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮

1）逻辑分析

设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）

1）逻辑分析

设A、B、C代表三个开关（输入变量）；Y代表灯

（输出变量）开关闭合其状态为1，断开为0灯亮状态为1，灯灭为0（4）逻辑代数的基本运算法则1.逻辑代数运算法则7.3

逻辑函数和化简方法

2）逻辑状态表（列输入、输出变量逻辑状态（1或0）

表格

）三输入变量有8种组合状态n输入变量有2n种组合状态0000

A

B

C

Y0011010101101001101011001111组合中输入变量之间是“与”关系3）逻辑式根据状态表写与、或、非等运算表达式取Y=1（或0）列逻辑式对应于Y=1，若输入变量为1，则取输入变量本身（如A）；若输入变量为0则取其反变量（如A）（4）逻辑代数的基本运算法则1.逻辑代数运算法则7.3

逻辑函数和化简方法

3）逻辑式根据状态表写与、或、非等运算表达式取Y=1（或0）列逻辑式

4）逻辑图由各种门电路连接而成，可实现逻辑函数的图形YCBA&&&&&&&>1CBA例如YABC>1&&1YBC&同一逻辑函数，不同表达形式，电路有繁有简化简后Y♦反复利用逻辑代数的基本公式、常

用公式和运算规则进行化简，又称

为代数化简法♦必须依赖于对公式和规则的熟练记

忆和一定的经验、技巧

反演变换：“﹒”→“﹢”“﹢”→“﹒”“0”→“1”“1”→“0”，原变量→反变量反变量→原变量对偶变换：“﹒”→“﹢”“﹢”→“﹒”“0”→“1”“1”→“0”记忆技巧2.逻辑函数化简意义7.3

逻辑函数和化简方法

（1）问题提出（4）表达式相互转换（最简式）♦逻辑式越简单，关系越明显♦用逻辑门电路最少♦提高电路工作的可靠性♦与项的个数最少♦与项中的变量最少（3）最简表达式（与或式）最简与或式法则、定律（卡诺图）

与或式3.公式化简法举例或非-或式或非-或非式与非-与非式或与非式与或非式或与式最简与或式核心2.逻辑函数化简意义7.3

逻辑函数和化简方法

（2）化简意义（2）吸收法（用公式A+AB=A化简，消去多余项）例题4：化简函数（3）消去法（用公式A+AB=A+B

化简，消去多余项）（1）并项法（用公式A+A=1或AB+AB=A化简，通过合并公因子，消去变量）例题2：化简函数例题3：化简函数解：

代入规则解：

或：

代入规则解：例题5：化简函数解：3.公式化简法举例7.3

逻辑函数和化简方法

（4）配项法（在适当项配上A+A=1进行化简）

例题6：化简函数解1：解2：答案都正确！最简结果的形式是一样的，都为三个与项，每个与项都为两个变量。表达式不唯一！（合理运用公式化简，关键多做题）3.公式化简法举例7.3

逻辑函数和化简方法

例题8：化简例题7：化简解：解：AY>1

例题7电路Y>1AB&&C11

例题8

电路3.公式化简法举例7.3

逻辑函数和化简方法

例题9：化简A+A=A解：例题10：化简BA+=ABCDABAB=+=CDBCDAABY++=CDBAAB）（++=Y解：A+AB=AY>1AB&&C&例题9电路Y>1AB11例题10电路3.公式化简法举例7.3

逻辑函数和化简方法

例题11：化简解：Y>1ABC&例题11电路例题12：化简解：Y>1AB1&CD例题12电路3.公式化简法举例7.3

逻辑函数和化简方法

（1）卡诺图

按循环码原则排列的阵列图（方格图）BCA0010011110ABCABCABCABCABCABCABCABC

注意：如两变量四种取值排列组合

00011110

相邻两个最小项只有一个变量取值不同而不是二进制递增顺序

00011011（2）最小项与表示方法

所有输入变量各种组合的乘积项（与项）AB00011110CD00011110ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD4.卡诺图和最小项7.3

逻辑函数和化简方法

（2）最小项与表示方法三变量二变量n个变量的最小项:m=2n

（=小方格数）（m=22=4）（m=23=8

）m0m1m2m3m4

m5m6m7最小项mi（m为二进制码，i

为对应十进制数）BA0101BABABABA两变量卡诺图4.卡诺图和最小项7.3

逻辑函数和化简方法

（m1）（m2）（m0）（m3）（m5）（m6）（m4）（m7）BCA0010011110ABCABCABCABCABCABCABCABC三变量卡诺图AB00011110CD0001111010m四变量卡诺图（3）卡诺图画法（相邻关系）1）逻辑相邻

头尾、左右相邻（2个最小项只有一个变量取值不同）

2）几何相邻

相接---紧挨着相邻相对---行列两头相邻（最上行和最下行；最左列和最右列）相重---对折后相邻BCA0010011110m0m1m3m2m4m5m7m6三变量卡诺图逻辑相邻逻辑相邻四变量卡诺图AB00011110CD00011110m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10几何相邻几何相邻4.卡诺图和最小项7.3

逻辑函数和化简方法

（1）最小项直接用1填入小方格例如：

（2）不是最小项化简后填入小方格例如：AB00011110CD000111101111111111AB00011110CD00011110111DABCDCBADCBAY++=DCBADCBADABCDCBADCBADCABDCABCBDDAAY+++=++=））（（24.卡诺图和最小项7.3

逻辑函数和化简方法

（1）画出函数的卡诺图

1）圈1个数应为2n

个2）几何相邻、逻辑相邻（最上与下行，最左与右列相邻）A00011110BC0111111（2）合并相邻最小项（圈组）22AB00011110CD00011110111121合并相邻最小项原则：1）2个相邻最小项，合并一与项，可消去1个变量2）4个相邻最小项，合并一与项，可消去2个变量3）8个相邻最小项，合并一与项，可消去3个变量

5.逻辑函数卡诺图化简7.3

逻辑函数和化简方法

AB00011110CD00011110111111

（3）圈的个数最少，圈内小方格尽可能多AB00011110CD0001111011111111

（4）为1小方格可被圈多次注意：每个新圈应包含至少一个曾未圈过最小项圈1圈25.逻辑函数卡诺图化简7.3

逻辑函数和化简方法

AB00011110CD00011110消去两个因子B和D，则可化简为AC1111圈2消去一个因子D，则可化简为逻辑函数的最简与或式11圈1例题13：某逻辑函数的卡诺图如图所示，求最简与或式。解：5.逻辑函数卡诺图化简7.3

逻辑函数和化简方法

（5）保留圈内最小项相同变量，消去相反变量例题14：用卡诺图化简逻辑函数。1）圈1（红圈）的最小项可化简为：AB2）圈2（绿圈）的最小项可化简为：

BC3）圈3（棕圈）的最小项可化简为：AC化简后的最简与或式因Y=+++m3m5m6m7解：BCA00100111101111圈1圈2圈35.逻辑函数卡诺图化简7.3

逻辑函数和化简方法

例题15：某逻辑函数如图所示，判断化简后与或式是否正确。错误（多画一个圈2）正确BCA00100111101111圈2圈3圈1解：BCA00100111101111圈1圈36.卡诺图化简应注意问题7.3

逻辑函数和化简方法

例题16：某逻辑函数如图所示，判断化简后与或式是否正确。AB00011110CD000111101111111111错误（圈2的面积不够大）正确ABCD00011110000111101111111111圈1圈26.卡诺图化简应注意问题7.3

逻辑函数和化简方法

解：

例题16：某逻辑函数的卡诺图化简分别如图所示，判断是否正确。BCA0010011110111111BCA0010011110111111Y=AB+AC+BCY=BC+AB+AC解：上述两种化简结果均正确，说明化简结果不唯一6.卡诺图化简应注意问题7.3

逻辑函数和化简方法

思考题：已知某函数的输入变量A、B、C与输

出Y的逻辑状态，如表所示。试问能

否用卡诺图化简？如果能化简，Y=？00000010101011001001011101011110ABYCBCA0010011110111小结：（1）逻辑函数的表示方法（真值表、逻辑表达式、逻辑图、卡诺图）（2）逻辑函数卡诺图化简

1）画出逻辑函数卡诺图

2）合并最小项（圈组）

3）从圈组写出最简与或式6.卡诺图化简应注意问题7.3

逻辑函数和化简方法

（1）无关项约束项和任意项在逻辑函数中称为无关项（2）约束项在有些逻辑问题中有些变量的取值要加以约束，相应的最小项的取值为0，我们将这些取值为0的最小项称为约束项如A=1表示电机正转；B=1表示电机反转；C=1表示电机停转。如ABC不能等于000、011、101、111中的任何一组恒等于0的最小项----约束项（3）任意项在有些逻辑问题中，在有些变量的取值下，最小项是0、或1对函数的取值均无影响，我们将对应的这些最小项称为任意项如4位二进制代码中对于8421BCD码而言1010-1111为任意项6.卡诺图化简应注意问题7.3

逻辑函数和化简方法

（4）无关项处理方法

1）填函数的卡诺图时只在无关项对应的格内填任意符号×逻辑函数式中用Φ或d表示

无关项

2）化简时可根据需要视为1也可视为0，使函数化到最简例题17：试用卡诺图化简逻辑函数Y=A+BC+BDBDBCA6.卡诺图化简应注意问题7.3

逻辑函数和化简方法

1.数字逻辑电路（组合、时序逻辑电路）

（1）组合逻辑电路电路组成：基本门电路，无记忆元件电路功能：输出由当时的输入（与原状态无关）

（2）时序逻辑电路电路组成：组合电路、记忆元件（触发器）电路功能：输出由当时输入、原状态共同确定

如加法器、编码器、译码器、比较器、数据选择器、数据分配器等（无记忆）如寄存器、计数器、脉冲分配器等（有记忆）2.组合逻辑电路分析方法X1XnX2...

组合逻辑电路输入Y2Y1Yn输出...不含存储（记忆）元件逻辑电路逻辑表达式公式、卡络图表达式简化逻辑功能逻辑状态表已知逻辑电路确定逻辑功能7.4

组合逻辑电路分析和设计

3.组合逻辑电路分析举例例题1：试分析图示电路的逻辑功能。解：（1）写逻辑式Y=Y2Y3=AABBAB（2）化简逻辑式Y=AABBAB=AAB+BAB=AAB+BAB=AB+AB=A(A+B)+B(A+B)

（3）列状态表ABY001100111001=1ABY

相同为0；相异为1异或门逻辑符号

（4）分析逻辑功能Y=AB+AB=ABABBABAABY1Y3Y2YAB&&&&G1G2G3G47.4

组合逻辑电路分析和设计

例题2：试分析图示电路的逻辑功能。解：（1）写逻辑式Y=Y1Y2=ABABA

B

（2）化简逻辑式=

AB+ABY

=ABAB

=AB+AB

（3）列状态表ABY001100100111

（4）分析逻辑功能

相同为1；相异为0同或门逻辑符号=1ABY也称为“判一致电路”，可用于判断各输入端的状态是否（一致）相同Y=

AB+AB=

AB=

AB.3.组合逻辑电路分析举例7.4

组合逻辑电路分析和设计

ABA

BY1Y2.&&11.BAY&G1G2G3G4G501AA逻辑式为=AC+BCY=ACBC1打开选通A信号例题3：图示逻辑电路中已知A、B信号波形。试分析电路的逻辑功能。解：（1）假设C=1封锁1Y&&BA&CG1G2G3G4C=1时，电路仅传输A信号3.组合逻辑电路分析举例7.4

组合逻辑电路分析和设计

100例题3：试分析图示电路的逻辑功能。解：（2）假设C=0试问：该电路为何功能？1Y&&BA&CG1G2G3G4封锁打开选通B信号BB逻辑式为=AC+BCY=ACBCC=0时，电路仅传输B信号3.组合逻辑电路分析举例7.4

组合逻辑电路分析和设计

（设计逻辑电路）（已知逻辑功能）

（1）设计步骤（2）设计原则（三最少）1）逻辑电路用器件最少2）器件的种类最少3）器件之间连线最少逻辑电路逻辑表达式公式、卡络图表达式简化逻辑状态表逻辑功能（3）设计举例例题1：设计一个3人投票表决器电路。解：1）逻辑抽象设A、B、C为输入量，同意输入为1

，不

同意为0；Y为输出量，2人或3人同意，Y

为1，否则为04.组合逻辑电路设计举例7.4

组合逻辑电路分析和设计

2）逻辑状态表0000

A

B

C

Y00100100011110001011110111113）逻辑表达式（与或式）4）逻辑函数化简（卡诺图化简）5）画逻辑电路与或门实现YAB&&&C﹥1（与或式）选取Y为1各项，列逻辑表达式（3）设计举例4.组合逻辑电路设计举例7.4

组合逻辑电路分析和设计

BCA00100111101111ACBCAB

5）画逻辑电路与非门实现注意：

同一逻辑功能可有不同形式的逻辑函数，以及不同电路结构YAB&&&C&（对与或式变换）（变换为与非式）例题2：

设计一个十字路口交通信号灯故

障报警电路。具体要求如图所示。

正常工作状态R

Y

GR

Y

GR

Y

G

故障工作状态R

Y

GR

Y

GR

Y

GR

Y

GR

Y

G4.组合逻辑电路设计举例7.4

组合逻辑电路分析和设计

1）逻辑抽象设三个输入变量R、Y、

G为1亮，为0灭；

输出F

为1

有故障报警，为0无故

障（正常）解：2）逻辑状态表0001

R

Y

G

F00100100011110001011110111113）逻辑表达式（与或式）4）逻辑函数化简（卡诺图化简）YGR001001111011111RYGGRYGYRYGRGYRF++++=化简后的逻辑函数与或式为（与或式）请思考：如果直接用上述与或式画逻辑电路需要多少个门电路？分别为什么门电路？4.组合逻辑电路设计举例7.4

组合逻辑电路分析和设计

&&1RYG11&&F>1RYGRYRGYG5）逻辑电路Δ

直接用式画电路，则需3个非门、4个与门、1个或门Δ为减少门电路的数目和种类？关键在于逻辑表达式能否再化简或者变换（或与非式）GYR>1&&&RYYGRGF&GYR++4.组合逻辑电路设计举例7.4

组合逻辑电路分析和设计

（与或非式）YGR001001111011111000111&﹥1RYGF与或非门注意：

1）在卡诺图化简中选小方格为0的最小项只有

3个，可圈取0的小方格，故逻辑函数式相对简单

2）同一逻辑功能可有不同形式的了解函数，以及不同的了解电路结构

3）在条件允许情况下尽可能用集成器件5）逻辑电路YGR0010011110111114.组合逻辑电路设计举例7.4

组合逻辑电路分析和设计

（1）编码用文字、符号或数码表示特定信息的过程。如电话号码、手机号码、银行账号、身份证号码、邮政编码等

常用求助电话地址：西安市友谊西路127号

邮编：710072

区号：0291.编码器7.5

常用组合逻辑电路（2）编码器（具有编码功能的电路）（3）编码器特点和分类

1）采用若干位二进制码0和1进行编码表示某一特定信息3）表示N个信息所需的二进制代码应满足

2n

≥

N2）n

位二进制代码有

2n

种组合，可表示

2n

个信息

4）编码器有：二进制编码器、二−十编码器2.二进制编码器将输入信号编成二进制代码的电路2n个n位

编码器高低电平信号二进制代码例题1：设计一个二进制编码器电路。要求：

（1）将I0、I1、…I78个信号编成二

进制代码；

（2）每对一个信号编码，不允许两个

或两个以

上的信号同时有效；

（3）设输入信号高电平有效。

解：（1）逻辑抽象对Ii编码，则Ii=1，其余为01.编码器7.5

常用组合逻辑电路（2）列编码表101000I0I1I2I3I4I5I6I7

输入输出Y2

Y1

Y000000001011001010100110111000000100000010000001000000100000010000001000000

10000000（3）写出逻辑式（或式）Y2=I4+I5+I6+I7

=I4I5I6I7Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y1=I2+I3+I6+I7

=I2I3I6I7Y0=I1+I3+I5+I7=I1I3I5I7Y0=I1+I3+I5+I7

N=8，根据

2n

≥

N，

n=3

（8个输入端，3个输出端）故也称为

8/3线编码器编码状态表

将上式可转换为（与非式）由此可见，该二进制编码器既可用与或门实现，也可用与非门实现2.二进制编码器7.5

常用组合逻辑电路

（4）画逻辑电路图10000000111&&&1111111Y2Y1Y0I7I6I5I4I3I1I2I7I6I5I4I3I1I2>1Y2Y1Y0>1>1

或门实现电路

与非门实现电路7.5

常用组合逻辑电路2.二进制编码器二-十进制编码器，称8421BCD

编码器

也称10/4线编码器（10个输入端，4个输出端）将十进制数的10个数码0~9编成二进制代码电路表示十进制0~9数码（或其它10个信息）8421BCD码10个4位编码器高低电平信号二进制代码输入信号是0~9（十进制）数码，用I9~I0表示输出信号是Y3、Y2、Y1、Y0（二进制代码）例题2：设计一个二-十进制编码器电路。（1）逻辑抽象解：（2）列编码表4位二进制有16种状态，表示0~9的10个数码方案很多，采用8421编码方式，则取前10种状态8421BCD码编码表0(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)000输出

输入Y1Y2Y0Y30001110100001111000110110000000000111十进制数7.5

常用组合逻辑电路3.二—十进制编码器

（3）写逻辑式（转化为或非、与非式）

=I8I9Y3=I8+I9=I8+I9

=I4I5I6I7Y2=I4+I5+I6+I7=I4+

I6I5+I7Y1=I2+I3+I6+I7

=I2I3I6I7

=I1I3I5I7I9Y0=I1+I3+I5+I7+I9例题2：设计一个二-十进制编码器电路。

（4）画出逻辑电路（与非门实现）0010000001101111111110I1I2I3I4I5I6I7I8I9111111111&&&Y3Y2Y1Y0&多个输入端同时有信号可以吗？7.5

常用组合逻辑电路3.二—十进制编码器（1）优先编码器（74LS147、148型芯片）4.优先编码器（也称二—十进制优先编码器，解决数字设备多个信号同时输入问题）1615141312111091234567874LS14710/4线（74LS147）1615141312111091234567874LS1488/3线（74LS148）低电平有效选通输出端扩展输出端选通输入端：S=0工作状态S=1禁止状态7.5

常用组合逻辑电路1111111111111输入（低电平有效）输出（8421反码）111111

0

1

1001111111

0

1

10111111111

0

1110Y3Y2Y1Y0I9I8I7I6I5I4I3I2I1十进制数012345678911

0

10001

0

01110

0110111

0

10011111

0

1010111110

1011所谓反码即与原定输出代码相反,0为1的反码 （3）设计举例例题3：用74LS147型设计一个十键8421码优先编码器。解：1）逻辑抽象输入信号0~9（十进制）数码，用I9~I1表示低电平有效，即有信号输入时，输入为0输出信号是Y3~Y0（二进制代码）为反变量，对应十进制0~9的10数码2）列编码器状态表4.优先编码器7.5

常用组合逻辑电路（3）设计举例3）画出逻辑电路图1111Y3Y2Y1Y0Y3Y2Y0Y11kΩ×10S0~S9＋5V74LS14701234567894.优先编码器7.5

常用组合逻辑电路2）列编码器状态表（输入信号是5）

1111111111111输入（低电平有效）输出（8421反码）111111

0

11001111111

0

110111111111

0

1110Y3Y2Y1Y0I9I8I7I6I5I4I3I2I1十进制数012345678911

0

10001

0

0111

0

0110

111

0

10011111

0

1010111110

1011（3）设计举例4.优先编码器7.5

常用组合逻辑电路1111Y3Y2Y0Y11kΩ×10S0~S9＋5V74LS147012345678910100101按S5，即输入5，I5=0

则Y3Y2Y1Y0=01013）画出逻辑电路图（输入信号是5

）（3）设计举例4.优先编码器7.5

常用组合逻辑电路（1）译码为编码的反过程，将编码时赋予代码的特定含义“翻译”出来（2）译码器

具有“翻译”功能的逻辑电路

（3）常用译码器二进制译码器二-十进制译码器显示译码器译码器高低电平信号二进制代码n位2n个6.二进制译码器8个3位二进制代码译码器组合逻辑电路高低电平信号

例题4：设计一个3位二进制代码的译码器，用与非门实现。解：设输入代码A2、A1、A0；输出Y0~Y7。故称

3/8线译码器A2A1A0=000时，Y0=0，其余输出为1；A2A1A0=001时，Y1=0，其余输出为1；A2A1A0=111时，

Y7=0，其余输出为1；…以此类推5.译码器7.5

常用组合逻辑电路（1）列译码器状态表

输入A2A1A0000

0111111

1001

10111111010110111110111110

1

111100111

1

01111011111101111011111101111

1

1111110输出Y0Y1Y2Y3Y4Y5Y6Y7×××11111111S1S2S3××1×1×0××10010010010010