2022年西北大学计算机科学与技术专业《计算机组成原理》科目期末试卷A有答案

2022年西北大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。A.32×107bit/sB.8×107bit/sC.73×107bit/sD.18×107bit/s2、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。A.80K，2B.96K，2C.160K，5C.192K，53、当定点运算发生溢出时，应（）。A.向左规格化B.向右规格化C.舍入处理D.发出出错信息4、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错5、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。A.循环冗余校验码B.海明码C.奇校验码D.偶校验码6、按数据传送格式，总线常被划分为（）。A.并行总线与串行总线B.同步总线与异步总线C.系统总线与外总线D.存储总线与I/O总线7、下列有关总线定时的叙述中，错误的是（）。A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制8、下列关于配备32位微处理器的计算机的说法中，正确的是（）。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ9、下列描述中，正确的是（）。A.控制器能理解、解释并执行所有指令以及存储结果B.所有数据运算都在CPU的控制器中完成C.ALU可存放运算结果D.输入、输出装置以及外界的辅助存储器称为外部设备10、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（）。A.“访存时缺页”属于中断B.“整数除以0”属于异常C.“DMA传送结束”属于中断D.“存储保护错”属于异常11、在统一编址的方式下，存储单元和I/O设备是靠（）米区分的。A.不同的地址码B.不同的地址线C.不同的指令D.不同的数据线12、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns，80ns、70ns和60ns，则该计算机的CPU时钟周期至少是）（）。A.90nsB.80nsC.70nsD.60ns13、计算机执行乘法指令时，由于其操作复杂，需要更多的时间，通常采用（）控制方式。A.异步控制B.延长机器周期内的节拍数C.中央控制与局部控制相结合D.同步控制与异步控制相结合14、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。A.24位B.26位C.28位D.32位15、四地址指令OPA1A2A3A4的功能为（A1）OP（A2）一A3，且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成上述指令需要访存（）次。A.2B.3C.4D.5二、填空题16、指令寻址的基本方式有两种，______方式和______方式。17、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。18、存储器的技术指标有存储容量、存取时间、________和________、19、2000年，超级计算机最高浮点运算速度达到每秒_______次，我国的_______号计算机的运算速度达到3840亿次，使我国成为_______之后第三个拥有高速计算机的国家。20、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。22、不同的CRT显示标准所支持的最大________和________数目是不同的。23、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。24、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。25、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存储器中用来存放_________.三、名词解释题26、移码：27、指令模拟：28、音频识别：29、指令编码：四、简答题30、什么是闪速存储器？它有哪些特点？31、基本的DMA控制器的主要部件有哪些？32、什么是RISC？RISC指令系统的特点是什么？33、在什么条件下，I/0设备可以向CPU提出中断请求？五、计算题34、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache的初始状态为空。1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache的命中率是多少？3）10次循环中，CPU平均每次循环读取的时间是多少？35、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。1）画出主存地址字段中各段的位数。2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？4）系统的效率是多少？36、一个Cache-主存系统，采用50MHz的时钟，存储器以每一个时钟周期传输一个字的速率连续传输8个字，以支持块长为8个字的Cache，且每个字长为32位。假设读操作所花费的时间：1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花费的时间：1个周期接收地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。求下述几种情况下的存储器的带宽。1）全部访问为读操作。2）全部访问为写操作。3）65%的访问为读操作，35%的访问为写操作。六、综合题37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为1→5→8→3→2→4→6→7。1）应如何设置屏蔽码？2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：1）说明基值2和16在浮点数中如何表示。2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。3）在哪种基值情况下，数的表示范围大？4）两种基值情况下，对阶和规格化操作有何不同？39、1）指令中一般含有哪些字段？分别有什么作用？如何确定这些字段的位数？2）某机器字长、指令字长和存储字长均为16位，指令系统共能完成50种操作，采用相对寻址、间接寻址、直接寻址。试问：①指令格式如何确定？各种寻址方式的有效地址如何形成？②在①中设计的指令格式，能否增加其他寻址方式？试说明理由。

参考答案一、选择题1、C2、C3、D4、D5、A6、A7、C8、C9、D10、A11、A12、A13、C14、A15、C二、填空题16、字向位向17、程序地址18、存储周期存储器带宽19、1万亿神威美国、日本20、系统程序应用程序系统程序21、总线I/O设备（或输入输出设备）22、分辨率颜色23、程序地址24、符号位阶码尾数25、内容行地址表段表、页表和快表三、名词解释题26、移码：带符号数据表示方法之一，符号位用1表示正，0表示负，其余位与补码相同。27、指令模拟：在一种计算机上用软件来解释执行另一种计算机的指令。28、音频识别：一个对于音频信息提炼和压缩的过程，如将语音信号转化成文字信息以便于计算机的存储和处理。29、指令编码：将指令分成操作码和操作数地址码的几个字段来编码.四、简答题30、答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性（2）廉价的高密度（3）可直接执行（4）固态性能31、答：逻辑结构包括时序和控制逻辑；内部计数器、寄存器组、程序命令控制逻辑；优先级编码逻辑；地址、数据缓冲器组等部分。32、答：RISC是精简指令系统计算机，它有以下特点：（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。（2）指令长度固定，指令格式种类少，寻址方式种类少。（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。（4）大部分指令在一个机器周期内完成。（5）CPU中通用寄存器数量相当多。（6）以硬布线控制为主，不用或少用微指令码控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间.33、答：I/0设备向CPU提出中断请求的条件是：I/0接口中的设备工作完成状态为1（D=1），中断屏蔽码为0（MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。五、计算题34、解析：1）按字寻址，每个块有16个字，故字块内地址为4位。Cache有128个字块，故Cache字块地址为8位。主存包含16K个字块，故主存地址总共14位。则主存字块标记位数为14-8-4=2位。2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。由于Cache的初始状态为空，循环读取10次时，第一次循环第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后面9次循环每个字都命中。故Cache的命中率为1-13/（195×10）=99.3%。3）第一次循环需要填充Cache13次，访问Cache195-13=182次，总时间为200ns×13+10ns×182=4420ms。其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。故平均访问时间为（17550ns+4420ns）/10=2197ns。35、解析：1）主存地址字段如图所示。2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为100×10-13100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为5t×10004）系统的效率为t36、解析：由于存储系统采用50MHz的时钟，因此每·个时钟周期为1/（50MHz）=20ns。1）当全部访问为读操作时，一次读操作所花费的时间为Tr=（1+3+8）×20ns=240ns故存储器的带宽为Br=8/Tr=8/（240×10-9）=33.3×106字/s=133.2MB/s2）当全部访问为写操作时，一次写操作所花费的时间为Tr=（1+2+8+3）×20ns=280ns故存储器的带宽为Bw=8/Tw=8/（280×10-9）=28.6×106字/s=114.4MB/s3）读/写操作合在一起的加权时间为T=240ns×0.65+280ns×0.35=254ns故存储器的带宽为B=8/T=8/（254×10-9）=31.5×106字/s=126MB/S六、综合题37、解析：1）中断屏蔽码见表2）中断处理示意图如图所示。5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。中断8执行完后问到被打断的中断⑤，但中断③又被中断请求②打断，而进入中断服务程序②。中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序=7\*GB3⑦。中断=7\*GB3⑦执行完后回到现行程序，整个中断处理完毕。38、解析：1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），阶码最小的数。当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。当阶码的基值是16时，最大正数：0.111111；0，11…1，真值