第7章 存储器和可编程逻辑器件

存储器和可编程逻辑器件存储器基本概念存储器中存储的信息称为数据（data），数据都是0和1组成的序列。一个8-bit数据称为一个字节Byte（简写为B）一个16-bit数据称为半字（half-word）一个32-bit数据称为一个字（word）数据在存储器中保存的位置称为地址（address），一个数据在存储器中的地址是唯一的。

存储器基本概念存储容量为8K×8-bit的存储器：地址线有13根A12~A0数据线有8根，D7~D0大部分存储器还包括一些控制信号使能（EN）或片选（CS）读写(R/W’)输出使能（OE）存储容量的表示

存储器的分类按照掉电后数据是否丢失按照存取非易失性存储器易失性存储器按照读取方式只读存储器（ReadOnlyMemory，ROM）随机访问存储器（RandomAccessMemory，RAM）只读存储器ROM只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写入，所以称为只读存储器ROM种类掩膜ROM可编程ROM：PROM可擦写的可编程ROM：EPROM，E2PROM，FLASH通常只用来存放固定数据、固定程序和函数表等具有适合大量生产，简单，便宜，非易失性等特点

ROM电路结构ROM中字线和位线的每一个交叉点对应一个存储位交叉点处接一个MOS管就相当于存储1交叉点不接MOS管相当于存储0

4×4-bit的ROM结构ROM结构16×4-bit的ROM存储器的三维结构二维译码：把地址分为两段，用于行和列译码行和列译码各输出4条选择线，16个存储单元就位于行列选择线的交点存储器由4个存储体构成，每个存储体的选择信号是相同的，当一个地址被译码时，各存储体同一位置的存储单元同时被选中，组成一个4-bit字各种类型ROM掩膜ROM可编程PROM可擦除可编程EPROM是在IC制造过程中把“连接/不连接”（或0/1）模式写进去。用户向制造厂商提供所需的ROM信息，厂商使用该信息创建掩膜，生成出所需的ROM和掩膜ROM非常类似，出厂时所有的晶体管都是相连的，即所有的存储单元都保存了一个特定的值（通常为1）。和掩膜ROM不同的是，用户可以用PROM编程器来对PROM编程，例如把所需位对应的熔丝链熔断，编程为0

采用浮栅工艺，在每个存储位置上都有一个浮栅MOS管，当给EPROM编程时，编程器把一个高电压加在需要存储0的每个位的非浮栅上，使得绝缘材料被暂时击穿，使负电荷累积在浮栅上。当去除高电压后，负电荷仍然可以保留下来。在以后的读操作中，这种负电荷能防止MOS管被选中时变为导通状态静态随机访问存储器SRAMRAM的存储单元和D锁存器类似当写使能WR有效时，锁存器是打开的，输入数据流入并通过存储单元当写使能WR变为无效时，锁存器的值保持不变，存储单元保存的值是在锁存器关闭时的值静态SRAM分为异步SRAM和同步SRAM异步SRAM4×4-bit的SRAM结构图读操作：当CS和OE有效时，地址信号放在地址输入端，所选存储单元的输出传送到SRAM的输出；写操作：地址信号放在地址输入端，数据信号放在数据输入端，接着使CS和WE有效，所选存储单元被打开，数据被写入。同步SRAMSSRAM把数据输入、地址输入和控制输入都用数据寄存器、地址寄存器和控制信号寄存器寄存，这样当SSRAM用于电子系统时，很容易和其他部分同步SRAM的速度比较快，主要应用是用作计算机的高速缓存存储器CACHE动态随机访问存储器DRAM每位只用一个晶体管向存储单元写入时，将字线置为高电平，使管子导通。如果写入1，则在位线上加高电平，位线通过管子向电容充电；如果写入0，则在位线上加低电平，电容通过管子放电当读取DRAM单元时，位线首先被充电到高电平和低电平之间的一个中间电压，然后将字线置位高电平。电容器电压是高电平还是低电平，决定了预充电的位线的电压是被推高了一点还降低了一点。用一个读出放大器检测这一微小变化，并把这一信号恢复成1或0结构相比SRAM单元简单得多，存储密度更大，存储容量也更大，但访问速度低了很多动态随机访问存储器DRAMDRAM容量较大，地址线较多，通常采用地址复用的方式来节省芯片引脚。一个完整的地址分别在两个时钟沿输入，锁存在行寄存器和列寄存器中DRAM存储器需要每隔一段时间就刷新一次，给电容充电SDRAM：即同步DRAM。和前面的同步SRAM类似，SDRAM和系统时钟同步。SDRAM可以进行连续（burst）访问DDRSDRAM：DDR表示双数据速率，即DDRSDRAM在时钟的上升沿和下降沿都工作，而SDRAM仅在一个时钟沿工作。由于双时钟沿工作，从理论上来说，DDRSDRAM的存取速度是SDRAM的两倍SDRAM在计算机中通常用作主存储器（内存）存储器容量扩展—位扩展用两片4K×4-bit的ROM构成4K×8-bit的ROM适用于每片RAM、ROM字数够用而位数不够时接法

将各片的地址线、读写线、片选线并联即可存储器容量扩展—字扩展适用于每片RAM、ROM位数够用而字数不够时存储器地址线个数需要增加，把小容量存储器芯片的读写控制线、数据线以及地位地址线并联起来对增加的高位地址线用译码器译码，译码输出分别接在各小容量存储器的片选控制端，控制各小容量存储器的工作用8K×8-bit的ROM实现32K×8-bit的ROM可编程逻辑器件是一种通用芯片可以由用户根据特定应用的要求来定义和设置芯片的逻辑功能简单可编程逻辑器件可编程逻辑阵列PLA（ProgrammableLogicArray）与阵列和或阵列都可以编程可编程阵列逻辑PAL（ProgrammableArrayLogic）只有与阵列可以编程，或阵列固定通用阵列逻辑GAL（GenericArrayLogic）继承了PAL的与或阵列结构，在此基础上又增加了OLMC

PLA结构复杂可编程逻辑器件CPLD高密度、高速度和高可靠性可进行多次编程包含有大量逻辑单元和用户可编程引脚，能够进行复杂的数字系统设计在各模块之间提供了具有固定延时的互连通道，延时可预测通常采用EEPROM工艺编程，不需要安装配置存储器，断电后配置数据不丢失有多位加密位，可以避免编程数据被抄袭复杂可编程逻辑器件CPLD功能块是一个和PLA结构相同的可编程与或阵列每个宏单元包含一个触发器和多个多路选择器多路选择器把信号连接到I/O块或可编程互联阵列XCR3064XL的基本结构复杂可编程逻辑器件CPLDXCR3064XL功能块及相连的宏单元结构现场可编程门阵列FPGA可以由设计人员现场编程改变芯片的逻辑功能。FPGA中的模块以对称阵列的方式排列，阵列之间是连线资源。现场可编程门阵列FPGA基于查询表的基本逻辑单元以用查询表LUT实现组合电路好处是不管输入个数是多少，它的延时都是一样的现场可编程门阵列FPGA基于查询表的基本逻辑单元块存储器BRAMDSP模块嵌入式处理器输入输出块IOBFPGA中集成的存储器块，可以根据需要编程配置为不同尺寸和不同类型的存储器已设计好嵌入在FPGA中、专用于DSP应用的模块，如乘法器、乘加单元和加法单元等。可以根据设计要求对DSP模块进行编程配置很多FPGA中嵌入有处理器核，可以进行复杂系统的设计用于内部逻辑块和外部的接口，可以把信号转换为多种IO标准可编程逻辑器件的编程工艺SRAM编程工艺EEPROM编程工艺用存储在SRAM中的bit