大学数字逻辑《组合逻辑电路》专题课件

数字电路基础组合逻辑电路分析·设计·器件·应用2026年内容导览01概念基础组合逻辑电路的本质特征与判定标准02分析方法从电路图到逻辑功能的完整路径03设计方法从逻辑要求到电路实现的完整路径04常用器件编码器、译码器、数据选择器与加法器05竞争冒险组合电路的可靠性隐患与消除手段06综合应用典型例题贯通分析与设计能力CHAPTER概念与基础输出只取决于当前输入厘清定义与判定标准，为后续分析设计奠基01数字电路的两大分支按输出是否依赖历史状态，数字电路分为两类二者的根本区别在于电路内部是否含有存储元件组合逻辑电路组合输出仅由当前输入决定任意时刻电路的输出只与当前输入有关无存储元件，无记忆功能电路内部不含存储元件，不具备记忆能力本专题分析、设计与器件应用本专题聚焦组合逻辑电路的分析、设计与器件应用时序逻辑电路时序输出取决于当前输入与原有状态输出由当前输入与电路原有状态共同决定含存储元件，具有记忆功能电路内部含有存储元件，具备记忆能力输出不仅由当前输入决定输出不仅由当前输入决定，还依赖历史状态组合逻辑电路的本质特征输入定输出，无记忆、无反馈由逻辑门直接连接组合而成，输出仅由当前输入决定，不存在反馈支路，也无记忆能力。结构特征由逻辑门直接连接，输出端到输入端不存在反馈支路。功能特征输出是当前输入的单值函数。数学描述Y=F(X)，同一输入必得同一输出。常见器件编码器译码器数据选择器加法器数值比较器逻辑功能的四种描述方式同一逻辑功能可用多种形式等价描述描述方式主要用途真值表完整列举输入组合与对应输出逻辑表达式用与、或、非等运算符号表示逻辑图用逻辑门符号与连线表示卡诺图与波形图化简逻辑并直观展示输入输出关系组合逻辑电路的判定方法有无反馈与记忆，是判定组合逻辑的核心标准判定组合逻辑：看有无反馈支路与存储元件，输出与历史状态无关观察反馈支路观察输出与输入之间是否存在反馈支路观察电路内部有无触发器、锁存器等存储元件验证历史状态关键判据：输出是否与电路的历史状态无关若输出随输入立即响应且不保持，则属于组合逻辑电路CHAPTER分析方法从电路图反推逻辑功能掌握标准分析步骤，读懂任意组合电路02分析方法的四个基本步骤从图到功能，逐级反推1步骤01写出逻辑表达式由逻辑图从输入到输出逐级写出逻辑表达式2步骤02化简表达式用逻辑代数法或卡诺图法化简3步骤03列出真值表列出输入与输出的真值表4步骤04归纳逻辑功能由真值表归纳电路的逻辑功能三人表决电路分析输出反映多数输入意见ABCY00000010010001111000101111011111三个输入中有

两个及以上

为1时输出为1，实现多数表决功能分析方法要点与常见问题分步推进，避免跳级与遗漏书写分析法，逐级推进、逐项复核，避免跳级与遗漏逐级书写2项逐级书写表达式按逻辑层级逐步展开避免跳级遗漏不越过中间变量直接写结果卡诺图化简1项多变量化简优先多变量时优先使用卡诺图，直观合并相邻项语义归纳2项功能归纳落到实际语义结合功能含义理解表达式典型场景对照如多数表决、奇偶校验CHAPTER设计方法从逻辑要求正推电路实现掌握标准设计步骤，实现任意逻辑要求03设计方法的四个基本步骤从要求到电路，层层推进设计方法

设定变量→写出化简→变换形式→画图验证

层层推进设定变量根据逻辑要求设定输入输出变量并列出真值表设定变量列真值表›写出化简由真值表写出逻辑表达式并用卡诺图化简写表达式并化简›变换形式根据所选器件类型变换表达式形式变换表达式形式›画图验证画出逻辑图并验证功能画逻辑图并验证多数表决器设计实例三变量多数一致时输出为1设

A、B、C

为表决输入，Y

为表决结果Y=AB+BC+AC设计前提与化简定义输入与输出设

A、B、C

为表决输入，Y

为表决结果化简结果化简后得

Y=AB+BC+AC实现与验证与非门实现若用与非门实现，可变换为两次求反的与非式结论一致性验证该结论与三人表决电路的分析结果完全一致设计方法的优化与要点器件类型决定表达式的最终形式器件适配与非门实现需化成

与非与非式或非门实现需化成

或非或非式无关项化简存在无关项时可在卡诺图中

圈大圈

以简化多输出优化多输出电路应综合考虑共用公共项减少门数验证闭环设计完成后须用

真值表

逐一验证CHAPTER常用器件中规模集成器件落地认识典型集成器件，理解其功能与扩展04编码器与二进制编码把有效输入翻译成二进制代码把有效输入信号翻译成对应的二进制代码功能定义将特定含义的输入信号转换为二进制代码端口规模4线2线编码器具有

4个输入端、2个输出端约束条件任一时刻仅允许

一个输入有效对应关系输出代码与输入序号

一一对应优先编码器按优先级化解输入冲突允许多个输入同时有效，按优先级排序处理多输入处理允许多个输入同时有效，按优先级排序处理应用最广8线3线优先编码器应用最广使能控制常用芯片设有输入使能端与输出使能端级联扩展便于多片级联扩展编码位数译码器与代码转换把二进制代码还原为特定输出译码是编码的逆过程，将二进制代码还原为指定输出。逆过程译码是编码的逆过程译码规则2线4线译码器每种输入组合对应一个输出端为有效电平地址译码集成译码器常用于存储器地址译码显示驱动显示译码器用于驱动数码管显示数字数据选择器从多路数据中选定一路输出数据选择器由地址码控制，可从多路数据中选定一路输出4项又称多路选择器由地址码控制选择四选一数据选择器设有数据端、地址端和输出端输出逻辑表达式为最小项之和的形式可用作函数发生器实现任意逻辑函数加法器与求和运算半加器与全加器构成运算基础ABCinSCout0000000110010100110110010101011100111111数值比较器判定两个数的大小关系比较两个二进制数的大小，输出

大于、等于、小于

三种结果比较功能大小判定输出大于、等于、小于三种结果一位构成逻辑基础由基本逻辑门构成多位级联位数扩展通过级联实现位数扩展应用定位电路组成是运算与判断电路的重要组成CHAPTER竞争与冒险理想逻辑之外的隐患识别竞争冒险现象，掌握消除手段05竞争冒险的概念与成因信号传递延迟埋下隐患竞争多个信号经不同路径到达同一输出端的时间不同路径不同→到达时间不一致冒险竞争使输出出现不应有的尖峰脉冲静态冒险：输出本应稳定却出现瞬时翻转动态冒险：输出发生翻转的过程中产生尖峰冒险的判断方法从表达式与卡诺图中发现隐患判断结果需要结合电路结构综合确认三种方法逐个排查，综合电路结构，才能准确识别冒险01方法一代数法检查某变量是否同时以原变量和反变量形式出现02方法二卡诺图法两个卡诺圈相切且无公共部分时，可能存在冒险03方法三波形法观察输入变化瞬间，输出是否存在尖峰冒险的消除方法消除隐患而不改变稳态逻辑增加冗余项在卡诺图相切处补一个圈并接滤波电容在输出端并接小容量电容引入选通脉冲避开输出不稳定时段匹配工作速度根据电路速度选择合适方案CHAPTER综合应用分析与设计的融会贯通以典型例题贯通全章，形成完整能力闭环06综合例题之电路分析逐级反推，回归功能1输入端级从门电路输入端开始，逐级写出中间变量表达式→2中间级逐步递推中间变量表达式→3化简列真值表化简表达式，列出真值表→4归纳功能归纳功能，判断是否与已知器件一致给定多级门电路图→逐级写出中间变量表达式→化简后列出真值表→归纳功能，判断是否与已知器件一致器件级联与扩展应用小器件组合，大功能实现译码器级联2片两片小规模译码器扩展译码位数数据选择器1路直接实现指定逻辑函数全加器级联多位串行进位加法实现比较器级联多位数值比较实现综合设计实训与小结分析、设计、器件三者贯通综合设计实训：用四选一数据选择器实现三变量逻辑函数思路：将