电工学简明教程第三版第13章门电路和组合逻辑电路课件

第13章门电路和组合逻辑电路第13章门电路和组合逻辑电路13.1基本门电路及其组合13.3CMOS门电路13.2TTL门电路13.4组合逻辑电路的分析和设计13.5加法器13.6编码器13.7译码器和数字显示*13.8应用举例一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路称为模拟电路。电子电路中的信号分为两大类：另一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。(b)(a)13.1基本门电路及其组合13.1.1逻辑门电路的基本概念门电路：实现各种逻辑关系的电路。分析逻辑电路时只用两种相反的工作状态，并用1

或0

表示。如开关接通用1

表示，开关断开用0

表示。灯亮可用1

表示，灯灭可用0

表示。正逻辑系统：高电位用1

表示，低电位用0

表示。负逻辑系统：高电位用0

表示，低电位用1

表示。1．与逻辑如(a)图所示。全部条件具备结果才发生记为：A

·

B=Y2．或逻辑如(b)图所示。一个或一个以上条件具备结果就发生。记为：A+B=Y3．非逻辑如(c)图条件具备结果不发生；条件不具备结果发生13.1.2分立元件基本逻辑门电路1．二极管与门电路

+12VABCDADBDCYR设：uA=0，

uB=uC=3V则

DA导通，DB、DC

截止。uY=0.3VuY=0.3VY=0uA，uB，uC

中任意一个或两个为0，

Y=0。设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。

+12VABCDADBDC设：uA=uB=uC=0DA、DB、DC

都导通Y=0uY=0.3VYuY=0.3VRuY=3.3V设：

uA=uB=uC=3V

uY=3.3V，

Y=1DA、DB、DC

都截止

+12VABCDADBDCYR由以上分析可知：只有当A、B、C

全为高电平时，输出端Y

才为高电平。正好符合与门的逻辑关系。结论：与逻辑关系式：

Y=ABC与门逻辑状态表ABCY00000000000111100001111010101011逻辑符号例：两输入与门波形图Y=A

·

BDA

–12VYABCDBDCR设：uA

=3

V，uB

=uC

=0

V

则DA

导通。uY=(3–0.3)V=2.7V

DB、DC

截止，

Y=1uY=2.7VuA，uB，uC

中任意一个或两个为1，Y=1。2．二极管或门电路DA

–12VYABCDBDC设：

uA=uB=uC=3VDA

、DB、DC

都导通uY=2.7VuY=2.7V，Y=1RuY=–0.3V设：

uA=uB=uC=0V

DA、DB、DC

都导通uY=–0.3V，

Y=0DA

–12VYABCDBDCR或逻辑关系式：Y=A+B+C或门逻辑状态表ABCY00010111110111100001111010101011结论：由以上分析可知，当A、B、C

任一为高电平时，输出端Y

才为高电平。正好符合或门的逻辑关系。或逻辑关系式：Y=A+B例：二输入或门波形图3．晶体管非门电路当A为高电平时(即A=1)晶体管饱和集电极电位为低电平(0V附近)即Y=0当A为低电平时(即A=0)晶体管截止集电极电位为高电平(近似等于UCC)即Y=1结论：Y

等于A

的非；记为非门电路也称为反相器。逻辑符号波形图13.1.3基本逻辑门电路的组合1．与非门电路逻辑表达式2．或非门电路逻辑表达式3．与或非门电路逻辑表达式13.2TTL门电路13.2.1TTL与非门电路+5VABCT1R1R2T2T3T4T5R3R5R4Y设：uA=0.3VuB=uC=3.6V，则

VB1=(0.3+0.7)V=1VRLuY=5–ube3–ube4–uR2拉电流VB1=1VuY=3.6VT2、T5

截止，T3、

T4

导通，小=(5–0.7–0.7)V=3.6VY=11．输入不全为1+5VA

B

CR1C1B1+5VABCT1R1R2T2T3T4T5R3R5R4Y设

uA

=

uB

=

uC

=

3.6

V，输入端全部是高电平，

VB1

升高，足以使

T2、T5

导通，uo

=

0.3

V，Y

=

0。且

VB1

=

2.1

V，T1

发射结全部反偏。VC2=UCE2+UBE5=(0.3+0.7)V=1V，使T3

导通，T4

截止。灌电流T1R1+VCCVB1=2.1VVC2=1VuY=0.3V2．输入全为1由以上分析可知：当输入端A、B、C

均为高电平时，输出端Y

为低电平。当输入端A、B、C

中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的逻辑功能：全1

出0，有0

出1。

TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。&+UC141312111098

1234567地74LS00&&&74LS00组件含有两个输入端的与非门四个。

74LS20

四输入2门74LS00两输入4门13.2.2三态输出与非门电路E

=

1

时，二极管

D

截止，

Y

=

A

B，同

TTL

与非门。

E=0时，VB1=1V，T2

、T4

截止；二极管D导通，使VB3=1V。T3、T4

截止，输出端开路(高阻状态)逻辑符号如图(b)、图(c)所示三态门的应用：母线[总线]让各门的控制端E轮流处于高电平，即任何时间只能有一个三态门处于工作状态，而其余三态门均处于高阻状态。这样，母线(总线)就会轮流接收各三态门的输出。这种方法在计算机中广泛采用。13.3CMOS门电路AYT2+UDDT1N沟道P沟道GGDSS13.3.1CMOS非门电路当A

为高电平时，T1

导通、T2

截止，输出Y

为低电平。当A

为低电平时，T2

导通、T1

截止，输出Y

为高电平。13.3.2CMOS与非门电路T4

与T3

并联，T1

与T2

串联。

当AB都是高电平时，T1

与T2

同时导通，T4

与T3

同时截止；输出Y为低电平。当AB中有一个是低电平时，T1

与

T2

中有一个截止，T4

与T3

中有一个导通，输出Y为高电平。ABT4T3T1T2+UDDY13.3.3CMOS或非门电路BT4T3T1T2AY

当AB

中有一个是高电平时，T1

与T2

中有一个导通，T4

与T3

中有一个截止，输出Y

为低电平。

当AB

都是低电平时，T1

与T2

同时截止，T4

与T3

同时导通；输出Y

为高电平。13.4组合逻辑电路的分析和设计13.4.1逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数不代表数，而是代表两种相互对立的状态。逻辑代数中的变量称为逻辑变量。它只能取0

或1。1．逻辑代数运算法则基本运算法则：(1)0

·

A=0(2)1

·

A=A(3)A

·

A=A(5)0+A=A(6)1+A=1(7)A+A=A交换律：结合律：分配律：证明：=

A[1+(B+C)]+BC吸收律：证：证：反演律：2．逻辑函数的表示方法(1)逻辑状态表ABCY00000100000111100001111010101011(2)逻辑式1)常采用与-或表达式的形式；2)在状态表中选出使函数值为1

的变量组合；3)变量值为1

的写成原变量，为0

的写成反变量，得到其值为1

的乘积项组合。

4)将这些乘积项加起来(逻辑或)得到与-或逻辑函数式。(3)逻辑图由逻辑式得到逻辑图ABC&>111Y&3．逻辑函数的化简[例1]

应用逻辑代数运算法则化简下列逻辑式：[解]13.4.2组合逻辑电路的分析组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：(1)根据逻辑图，写出逻辑函数表达式(2)对逻辑函数表达式化简或变换(3)根据最简表达式列出状态表(4)由状态表确定逻辑电路的功能[例2]

分析下图逻辑电路的功能。Y&&&AB&状态表A

B

Y000011101110功能：当A、B取值不相同时，

输出为1，是异或门。AB=1Y异或门符号13.4.3组合逻辑电路的设计已知逻辑要求列出逻辑状态表写出逻辑式运用逻辑代数化简画出逻辑图[例3]试设计一逻辑电路供三人(A、B、C)表决用。每人有一按键，如果赞成，就按电键，表示1；如果不赞成，不按电键，表示0；表决结果用指示灯来表示。如果多数赞成，则指示灯亮，Y=1；反之，则灯不亮，Y=0

。[解](1)由题意列出逻辑状态表ABC三个输入变量，共八种组合。逻辑状态表00001111ABCY001100110101010100010111(2)由逻辑状态表写出逻辑式取Y=1

写逻辑式Y=ABC+ABC+ABC+ABC(3)化简逻辑式Y=ABC+ABC+ABC+ABC+ABC+ABC

=AB(C+C)+BC(A+A)+CA(B+B)

=AB+BC+CA(4)由逻辑式画出逻辑图&&&ABC≥1Y

在数字体制中，常用的是十进制,它有0～9十个数码，计数规则“逢十进一”

。13.5.1.二进制

数制是计数进位制的简称。在数字电路中常用的数制有十进制、二进制、八进制和十六进制。

(1)十进制

各个数码处于十进制数的不同数位时,所代表的数值不同,即不同数位有不同数位的“位权”值。整数部分从低位至高位每位的权依次为：100、101、102,…；小数部分从高位至低位每位的权依次为：10-1

、10-2、

10-3。十进制的基数(底数)是10。

如：(123.45)10=1

102+3101+3100+410-1+510-2

13.5加法器(2)二进制

二进制有0和1两个数码，基数是2，计数规则“逢二进一”。

二进制数可转换为十进制数，例如(110101.01)2=1

25+124+0

23+122+021+120+02-1

+12-2

=(53.25)10十进制数也可转换为二进制数，例如将十进制数27.35转换成二进制数。十进制转换为二进制分整数和净小数两部分进行。

整数部分的转换采取除2取余法，直到商为零为止。

………………余数1(d0)………………余数1(d1)………………余数0(d2)………………余数1(d3)………………余数1(d4)227

213

26

23

21

0

整数部分的转换采取除2取余法，直到商为零为止。

净小数部分的转换采取乘2取整法，直到满足规定的位数为止。0.352=0.7……整数0(d-1)0.72=1.4……整数1(d-2)0.42=0.8……整数0(d-3)0.82=1.6……整数1(d-2)0.62=1.2……整数1(d-5)0.22=0.4……整数0(d-6)(27.35)10=(d4d3d2d1d0.d-1d-2d-3d-4d-5d-6)=(11011.010110)213.5.2半加器

只求本位和，不考虑低位的进位。实现半加操作的电路称为半加器。

COSCABC=AB半加器逻辑图半加器逻辑符号A、B为两个加数C为向高位的进位S为半加和状态表A

B

C

S0

0

0

00

1

0

11

0

0

11

1

1

0=1&ABSC13.5.3全加器被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路称为全加器。Ci-1：来自低位的进位Ci：向高位的进位

COCiAiBiCISiCi-1半加器半加器AiBiCi-1CiSiSAiBi

SCi-1>1AiBiCi-1Si00000001101110001111010010111011状态表Ci01111000全加器逻辑符号

[例1]

用两个全加器组成一个逻辑电路以实现两个2位二进制数的加法运算。

COA0B0CIS0

COC1A1B1CIS110011101

设二进制数为

A1A0+B1B0=10+1113.6编码器编码：用数字或符号来表示某一对象或信号的过程称为编码。在数字电路中，一般用的是二进制编码，n位二进制代码可以表示2n

个信号。13.6.1二-

十进制编码器将十进制的十个数0、1、2···9编成二进制代码的电路称二

-

十进制编码器，这种二

-

十进制代码称BCD码。1．二进制代码的位数十个数码，取n等于4。通常称为10-4线编码器。2．列编码表

4位二进制代码共有十六种状态，取任何十种状态都可以表示0~9十个数。

8421编码是在4位二进制代码的十六种状态中，取出前十种状态，表示0~9十个数，后六个状态去掉。8421编码表0

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

1输入十进制数输出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)8421编码表0

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

1输入十进制数输出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)3．由编码表写出逻辑式编码器&&&&

+5V1k10Y30123456789

01114．由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S9*13.6.2优先编码器

根据请求信号的优先级别，按次序进行编码。如CT74LS147型10–4线优先编码器。74LS147型优先编码器的编码表输入输出1

1

1

1

1

1

1

1

1

1

1

1

10

×

×

×

×

×

×

×

×

0

1

1

01

0

×

×

×

×

×

×

×

0

1

1

1……1

1

1

1

1

1

1

0

×

1

1

0

11

1

1

1

1

1

1

1

0

1

1

1

013.7译码器和数字显示译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。13.7.1二进制译码器例如：2线–4线译码器、3线–8线译码器、

4线–16线译码器等。现以3线–8线译码器

74LS138为例说明

其输入3位二进制代码：ABC，输出8个信号低电平有效：现以3-8线译码器74LS138为例说明其余输出为1，···ABC=000时，1．译码器的状态表输入输出A

B

C0000010100111001101011110

1

1

1

1

1

1

11

0

1

1

1

1

1

11

1

0

1

1

1

1

11

1

1

0

1

1

1

11

1

1

1

0

1

1

11

1

1

1

1

0

1

11

1

1

1

1

1

0

11

1

1

1

1

1

1

02．译码器逻辑式…&&…&当S1=1、S2=S3=0

时，才正常译码。1S1S2S3>13．译码器逻辑图1C

AAB

11B

C

3．译码器逻辑图为三个使能输入端，只有当它们分别为