2026年电子电路设计工程师岗位招聘试题(附答案)

2026年电子电路设计工程师岗位招聘试题(附答案)一、客观题（单选每题2分，共30分；多选每题4分，共20分，总分50分）1.高速信号传输中，50Ω特性阻抗的同轴电缆终端开路，信号入射端的电压反射系数为（）A.0B.+1C.-1D.0.52.相较于传统硅基IGBT，以下关于SiCMOSFET的特性描述，错误的是（）A.相同耐压等级下，SiCMOSFET的导通电阻远低于硅MOSFETB.SiCMOSFET的导通压降随结温升高而增大，正温度系数特性适合多管并联C.SiCMOSFET的开关速度远高于硅基IGBT，开关损耗仅为硅IGBT的1/5~1/3D.SiCMOSFET的耐压性能更差，相同芯片面积下耐压能力低于硅基器件3.PCIe4.0协议高速差分信号设计中，要求差分对内长度skew误差控制在以下哪个范围内才能满足信号完整性要求（）A.1mil以内B.5mil以内C.20mil以内D.50mil以内4.要求运算放大器输出10V峰峰值的10MHz正弦波信号，运放所需的最小压摆率约为（）A.10V/μsB.157V/μsC.314V/μsD.628V/μs5.开关电源电路产生的共模EMI辐射，最核心的来源是（）A.功率开关管的高速开关动作产生的大dv/dt，通过寄生电容耦合到地形成共模电流B.输出整流管的反向恢复电流产生的差模信号向外辐射C.输入滤波电容的ESR产生的压降波动D.输出电感的漏感产生的磁场辐射6.LDO线性稳压器的dropout电压（压差）的定义是（）A.LDO正常工作时，输入电压与输出电压的最小差值B.LDO满载工作时，输出电压比额定值下降1%时的输入输出压差C.LDO空载工作时，输入输出的压差最小值D.LDO关断状态下，输入到输出的漏电压7.目前主流DDR5内存颗粒的地址/命令信号走线，PCB设计普遍采用以下哪种拓扑结构（）A.菊花链拓扑B.Fly-by拓扑C.星形拓扑D.分支拓扑8.设计完成的同相比例放大电路上电测试后，发现输出电压一直稳定接近正电源轨，以下哪一种原因不可能导致该故障（）A.同相输入端开路引入干扰，运放开环饱和B.负反馈电阻开路，运放进入开环工作状态C.输出端短路到地D.反相输入端的接地电阻开路9.根据ISO26262功能安全标准，车载ASIL-B等级产品要求的单点故障度量（SPFM）最低值为（）A.90%B.95%C.97%D.99%10.理想12位SARADC的信噪比理论值约为（）A.62dBB.74dBC.84dBD.96dB11.根据GB/T9254-2008信息技术设备辐射发射标准，3米法暗室测试下，ClassB等级在100MHz处的辐射发射准峰值限值为（）A.20dBμV/mB.30dBμV/mC.40dBμV/mD.50dBμV/m12.功率MOS管驱动电路中，驱动电阻选型对开关特性的影响，以下描述正确的是（）A.驱动电阻越小，MOS管开关速度越快，电路EMI性能越好B.驱动电阻越大，MOS管开关速度越慢，越容易发生振荡C.驱动电阻太小，容易导致MOS管栅极电压振荡，损坏器件D.驱动电阻大小不影响MOS管的开关损耗13.常规四层PCB叠层设计中，以下哪种叠层方案的信号完整性和EMC性能最优（）A.信号1-信号2-电源-地B.信号1-地-电源-信号2C.信号1-电源-地-信号2D.地-信号1-信号2-电源14.数字电路滤波设计中，以下哪种滤波器具备严格的线性相位特性，不会导致信号相位失真（）A.IIR滤波器B.FIR滤波器C.巴特沃斯滤波器D.切比雪夫滤波器15.半导体器件结温计算中，正确的公式是（Tj为结温，Ta为环境温度，Pd为器件耗散功率，Rth(j-a)为结到环境热阻）（）A.Tj=Ta+Pd×Rth(j-a)B.Tj=Ta-Pd×Rth(j-a)C.Tj=Pd×(Ta+Rth(j-a))D.Tj=Ta×Pd/Rth(j-a)多选题：1.高速PCB设计中，以下哪些方法可以有效改善信号路径上的阻抗不连续问题，提升信号完整性（）A.关键信号线宽变化处做渐变处理，避免阶梯式跳变B.关键信号换层过孔优先采用盲埋孔，减少反焊盘带来的阻抗突变C.避免关键信号走线跨越电源层的分割缝隙D.在关键信号路径上预留串联电阻，后期调试时补偿阻抗2.SiC功率电路设计相较于传统硅基IGBT电路，需要额外关注哪些设计要点（）A.更高的dv/dt（可达10~100V/ns）对驱动电路抗干扰能力要求更高B.回路寄生电感对开关特性和电压尖峰的影响更大，需要尽可能优化功率回路布局C.SiCMOSFET的栅极氧化层更薄，对栅极驱动电压的精度和过压保护要求更严格D.开关损耗更低，相同功率下散热设计要求更低，无需预留热裕量3.车载功能安全开发流程中，以下哪些工作是满足ASIL等级要求必须开展的（）A.从系统级到硬件软件层分解安全需求，定义安全目标B.针对单点故障和潜伏故障设计安全机制，比如窗口看门狗、ECC纠错、过温过压保护C.开展FMEA（失效模式与影响分析）和FMEDA（失效模式、影响与诊断分析）D.元器件满足AEC-Q100可靠性要求即可满足功能安全要求4.高精度模拟电路设计中，以下哪些方法可以有效抑制运放电路的温漂，提升输出精度（）A.选用低温度系数的低温漂运放，温漂控制在1ppm/℃以内B.采用差分放大结构，抑制共模温漂C.增大反馈电阻的阻值，降低运放输入失调电流对温漂的影响D.增加温度补偿网络，针对失调电压做温度反向补偿5.针对电池供电的便携电子设备，以下哪些低功耗设计措施是可落地且有效的（）A.选用静态电流（IQ）在μA级别的低功耗LDO或DC-DC转换器B.采用电源门控技术，关闭空闲状态外设的供电，降低静态损耗C.为了减小电感电容体积，提高DC-DC的工作频率到10MHz以上D.主控芯片在空闲时进入低功耗休眠模式，降低工作时钟频率二、主观题（每题10分，共40分）1.请简述1Gbps以上高速信号走线跨电源分割缝的危害，并列举可行的解决方法。2.某车载12V转5V/10A降压应用场景，分别说明采用硅基MOSDCDC和SiCMOSDCDC的设计差异和性能差异。3.请简述在原理图和PCB设计阶段，可落地的控制EMI辐射的措施，列举至少5种。4.针对量产百万级以上的消费类电子电路设计，请说明你常用的降本设计核心措施。三、实操设计题（共60分，总分合计150分）请设计一款工业AI摄像头的5V/3A核心供电电路，输入为外部12V±2V直流供电，要求满足工业EMCClassB等级要求，输出纹波小于10mVpp，满载效率高于90%，工作环境温度-40℃~85℃，请给出核心电路拓扑、关键元器件选型参数及理由、PCB设计核心要点。参考答案客观题参考答案单选题：1.B2.D3.B4.C5.A6.B7.B8.C9.B10.B11.C12.C13.B14.B15.A多选题：1.ABC2.ABC3.ABC4.ABD5.ABD主观题参考答案1.答题要点：危害：高速信号的参考平面为相邻的电源/地层，当走线跨分割缝时，参考平面被切断，信号回流路径必须绕过分隔缝，导致回流路径变长、信号回路面积增大。一方面会造成特性阻抗不连续，产生信号反射，引发信号完整性问题，具体表现为眼图闭合、误码率升高、高频衰减增大；另一方面，增大的回路面积会增强EMI辐射，同时也更容易接收外界干扰，降低系统整体抗干扰能力。（4分）解决方法：①调整关键高速走线布局，避开分割缝区域，保证走线全程在完整参考平面区域内布线；②如果必须跨分割，可以在分割缝对应位置添加跨接电容，为高频信号提供低阻回流路径；③采用层间换层，将走线调整到参考平面完整的信号层布线；④优化电源分割方案，为关键高速信号预留完整的参考平面区域，从源头避免跨分割问题。（6分）2.答题要点：设计差异：①驱动设计：SiCMOS的开关速度远高于硅基MOS，dv/dt可达50V/ns以上，远高于硅基MOS的5~10V/ns，因此SiC驱动需要更大的下拉驱动能力、更强的抗干扰设计，同时必须增加栅极过压保护，避免栅极氧化层击穿，硅基MOS对驱动的要求更低，常规驱动即可满足需求；②布局要求：SiCMOS对功率回路寄生电感更敏感，nH级的寄生电感就会产生百V级的开关尖峰电压，因此SiC设计要求功率回路面积尽可能控制在2cm²以内，开关管、输入电容、续流管的距离必须尽可能近，硅基MOS对寄生电感的容忍度更高，布局要求更低；③频率选型：SiC开关损耗更低，因此可以设计更高的开关频率（普遍在300kHz~2MHz之间），减小电感电容体积，提升功率密度，硅基MOS开关损耗高，一般开关频率设计在100kHz~300kHz之间，功率密度更低。（6分）性能差异：SiC方案的整体效率比硅基方案高3~8%，满载效率普遍在95%以上，硅基方案一般在90~92%左右；SiC方案功率密度更高，体积可以做到硅基方案的1/2~1/3，但物料成本比硅基方案高20~50%；SiC方案开关尖峰更高，EMI设计难度更大，需要更严格的滤波和布局设计才能满足规范要求，硅基方案EMI更容易达标。（4分）3.答题要点（任意答对5种即可得满分）：①原理图设计阶段：输入端增加共模电感+X电容+Y电容组成的EMI滤波网络，分别滤除共模和差模干扰；开关电源采用抖频设计，分散辐射能量，降低峰值辐射强度；在开关管漏源极增加RC缓冲电路，抑制开关尖峰电压，从源头降低辐射源强度；②PCB设计阶段：保证完整的参考平面，避免高速信号和功率信号跨分割，减小回流面积，降低回路辐射；③功率回路布局尽可能缩小面积，减小寄生电感和寄生电容，降低高频辐射强度；④将高速信号、功率信号远离IO接口和板边布局，避免辐射直接向外耦合到外部线缆；⑤不同功能模块分区布局，数字地、模拟地、功率地采用单点共接的方式，避免地弹干扰通过地平面耦合到其他模块；⑥接口位置预留ESD、浪涌保护元件，抑制瞬态干扰的传导和辐射。（10分）4.答题要点：①元器件选型降本：优先验证通用国产元器件替代进口元器件，在满足性能要求的前提下选择单价更低的料号；去除冗余设计，删除不需要的预留测试点、多余滤波电容等非必要元件，减少BOM数量；选用集成芯片替代分离器件，比如集成MOS的DCDC替代外置MOS方案、PMU集成多路电源替代多颗分离电源，减少BOM和PCB面积；②PCB成本优化：在满足信号完整性和功率要求的前提下优化叠层，比如满足要求的4层板不设计成6层板，优化拼板利用率，通过调整板边设计提升单张大料的拼板数量，降低单块PCB的单位成本；工艺优化，普通信号走线采用喷锡工艺替代镀金工艺，去掉不必要的特殊工艺要求，降低工艺成本；③设计裕量优化：在满足可靠性要求的前提下合理降额，避免过度设计，比如额定2A的电流不需要选10A规格的MOS，电容耐压选1.5倍额定工作电压即可，不需要预留3倍以上裕量，通过合理控制裕量降低器件规格成本；④方案架构优化：选用更集成的系统方案，比如将多个外围功能集成到主控MCU内部，减少外围分离器件；不需要高规格接口的场景，降低接口等级，比如不需要PCIe4.0就选用PCIe3.0方案，降低主控和外围元器件成本；⑤量产可制造性降本：设计阶段优先选用常规封装器件，避免特殊定制封装，降低贴片和返修成本，优化设计降低不良率，减少量产阶段的损耗成本。（10分）实操设计题参考答案1.核心拓扑选型：采用同步降压DC-DC拓扑加二级LC滤波架构，整体方案为：输入防反接保护+输入EMC滤波+同步降压主电路+输出二级LC滤波，该架构效率高、纹波小，满足15W功率场景的设计要求，能够实现90%以上的满载效率，满足10mVpp以内的纹波要求。（15分）2.关键元器件选型及理由：①防反接保护：选用40V耐压的低压NMOSAO3400作为防反接器件，导通电阻小于30mΩ，导通损耗远低于二极管，压降仅0.09V@3A，整体损耗不到0.3W，满足效率要求，耐压40V远高于最大输入14V，留足裕量。②输入EMC滤波：共模电感选用10mH/1A贴片共模电感，能够有效滤除10kHz~100MHz的共模干扰；X电容选用0.1μF275VAC安规电容，滤除差模干扰；Y电容选用2颗1nF250VAC安规电容，分别跨接在输入正负极到机壳地，满足共模滤波要求；输入电容选用10μF1210X7R陶瓷电容+100μF25V铝电解电容，陶瓷电容滤除高频纹波，电解电容提供大电流储能，耐压满足1.5倍降额要求。③DC-DC主控制器：选用国产芯朋微PNP3035，内置40V10A同步MOS，支持4.5V~36V输入，输出5V/3A，