2026年模拟与数字电子基础习题附答案

2026年模拟与数字电子基础习题附答案一、填空题（每空1分，共20分）1.氮化镓（GaN）高电子迁移率晶体管作为第三代半导体功率器件，其导通机制依赖于______层形成的二维电子气，相比硅基MOSFET，______（无/有）反向恢复电荷，更适合高频开关场景。2.某三运放构成的仪表放大器，两个前置差分放大级的增益均为20倍，后置差分转单端级的共模抑制比为100dB，若要整体共模抑制比不低于120dB，则前置放大级的电阻匹配误差最大不能超过______（保留1位有效数字）。3.压控振荡器（VCO）的调谐灵敏度定义为______的变化量与控制电压变化量的比值，单位为______。4.数模转换器（DAC）的积分非线性误差是指实际传输特性曲线与______之间的最大偏差，通常用______的倍数表示。5.CMOS反相器的亚稳态是指当输入信号在时钟有效沿附近违反______和保持时间约束时，输出长时间处于______电平区间的不稳定状态。6.硅基整流二极管的反向恢复电荷大小主要与______和正向导通电流两个参数正相关，在高频整流场景中通常选择______二极管降低反向恢复损耗。7.长尾式差分放大电路中，发射极公共电阻对______信号呈现强负反馈作用，对______信号无负反馈作用，因此可以提升电路的共模抑制能力。8.异步复位的数字电路中，复位信号需要满足______时间约束，才能保证触发器可靠复位，避免出现亚稳态。9.若输入带通模拟信号的频率范围为10MHz~10.5MHz，则按照带通采样定理，最低采样频率不能低于______MHz，即可无失真恢复原始信号。10.线性稳压源的负载调整率与调整管的______参数负相关，该参数越小，负载调整率性能越好。11.现场可编程门阵列（FPGA）中的基本逻辑单元查找表（LUT）本质上是一个小型______存储器，4输入LUT最多可实现______种不同的组合逻辑功能。12.硅基功率MOSFET的导通电阻具有______温度系数，因此多管并联时具有天然的电流均衡能力，不易出现热失控。13.施密特触发器的回差电压越大，电路的______能力越强，但______分辨率会相应降低。14.异步时序电路中竞争冒险产生的根本原因是______的传输延迟差异，导致多个输入信号同时发生跳变时出现逻辑错误。15.I2C总线多主机通信时采用______仲裁机制，无需额外控制信号即可解决总线冲突问题。二、单选题（每题2分，共20分）1.以下功率器件中，最适合应用于1MHz开关频率、200W功率等级的消费电子快充电源的是（）A.硅基IGBTB.硅基功率MOSFETC.氮化镓HEMTD.逆导晶闸管2.以下模数转换器（ADC）架构中，转换速度最快的是（）A.逐次逼近型ADCB.Flash型ADCC.双积分型ADCD.Sigma-Delta型ADC3.共射极放大电路中，在发射极电阻两端并联旁路电容的核心作用是（）A.提升差模电压放大倍数B.提升共模抑制比C.拓宽电路通频带D.降低静态功耗4.以下逻辑电路家族中，静态功耗最低的是（）A.TTL电路B.ECL电路C.CMOS电路D.BiCMOS电路5.某8位DAC的满量程理想输出电压为5V，输入数字量为00000000时实测输出为3mV，输入数字量为10000000时实测输出为2.503V，输入数字量为11111111时实测输出为5.003V，则该DAC的主要误差类型为（）A.偏移误差B.增益误差C.微分非线性误差D.积分非线性误差6.时序逻辑电路中，建立时间是指（）数据需要保持稳定的最小时间A.时钟有效沿到来之前B.时钟有效沿到来之后C.时钟高电平持续期间D.时钟低电平持续期间7.以下滤波电路架构中，最适合集成实现1Hz以下低频滤波，且不需要大容值电容的是（）A.RC有源滤波电路B.LC无源滤波电路C.开关电容滤波电路D.切比雪夫滤波电路8.音频功率放大电路采用甲乙类工作状态的核心目的是消除（）A.饱和失真B.交越失真C.截止失真D.频率失真9.地址总线宽度为24位的微控制器，最大可寻址的存储器空间为（）A.64KBB.1MBC.16MBD.4GB10.以下串行通信接口中，属于半双工通信、仅需两根信号线即可实现多节点组网的是（）A.UARTB.SPIC.I2CD.USB2.0三、简答题（每题10分，共40分）1.简述氮化镓（GaN）功率器件相比硅基功率MOSFET在高频开关电源应用中的3个核心优势，以及使用时需要重点关注的3个可靠性风险。2.简述同步时序逻辑电路和异步时序逻辑电路的核心差异，分别列举两类电路的2种典型适用场景。3.什么是模数转换器（ADC）的有效位数（ENOB）？写出其计算公式，并说明3个主要影响ENOB的非理想因素。4.画出带过流保护功能的线性稳压源基本结构框图，简述其中电流负反馈实现过流保护的工作原理。四、计算题（每题15分，共30分）1.已知某长尾式差分放大电路的参数如下：两个NPN型三极管的电流放大系数β=180，基极-发射极导通电阻r_be=2.2kΩ，发射极总恒流源电流I_E=1.6mA，集电极电阻R_C=6kΩ，外接负载电阻R_L=12kΩ，电路采用双端输入、单端输出接法。请计算：（1）差模电压放大倍数A_vd；（2）差模输入电阻R_id；（3）共模抑制比K_CMR，结果用dB表示（保留1位小数）。2.某12位逐次逼近型ADC的参考电压V_ref=4.096V，外部输入时钟频率为8MHz，ADC每次转换需要1个时钟周期的采样时间和12个时钟周期的逐次比较时间。请计算：（1）该ADC的电压分辨率（单位：mV）；（2）完成一次转换所需的最长时间，以及对应的最高采样率；（3）当输入模拟电压为2.5V时，输出的数字量分别用二进制和十六进制表示的结果。五、综合设计题（每题20分，共40分）1.某工业压力采集系统需要设计前端信号调理电路，已知压力传感器输出为0~15mV的差模电压信号，叠加的共模干扰电压幅值最高为3V，要求调理电路输出0~3V的单端电压信号，带宽覆盖DC~20kHz，输出信噪比不低于65dB。请完成以下设计要求：（1）选择合适的放大电路拓扑结构，说明选型理由；（2）计算电路所需总增益，并给出合理的多级增益分配方案，说明分配依据；（3）列举3个提升电路共模抑制比和信噪比的关键措施，说明原理。2.某智能门禁系统需要设计一个串行密码校验电路，预设4位密码为0110，用户通过按键串行输入二进制数据，时钟频率为1kHz，当连续输入的4位数据与预设密码完全匹配时输出高电平开锁信号，匹配失败时输出低电平并重置校验状态。请完成以下设计要求：（1）画出该电路的完整状态转移图，定义状态编码；（2）用D触发器和基础门电路实现该功能，画出逻辑原理图；（3）若要实现密码可在线修改功能，需要在现有电路基础上增加哪些功能模块，简述修改后的工作流程。参考答案一、填空题答案1.异质结；无2.0.01%（解析：仪表放大器前置级共模抑制比CMRR1=20lg(1+2Rf/Rg)/(4ΔR/R)，要整体CMRR≥120dB，后置级贡献100dB，因此前置级CMRR需≥120dB，代入增益20可计算得电阻匹配误差ΔR/R≤0.01%）3.输出振荡频率；Hz/V（或rad/(s·V)）4.理想线性传输特性；最低有效位（LSB）5.建立时间；逻辑阈值之间的不确定6.反向恢复时间；肖特基（或快恢复）7.共模；差模8.复位恢复（或复位撤除）9.1（解析：带通采样定理最低采样率为2倍信号带宽，本信号带宽为0.5MHz，因此最低采样率为1MHz）10.导通电阻11.随机存取（RAM）；1612.正13.抗干扰；电平14.不同信号路径15.线与二、单选题答案1.C解析：GaNHEMT为单极型器件，开关速度快、反向恢复损耗几乎为0，适合1MHz以上高频开关场景；IGBT适合100kHz以下大功率场景，硅MOSFET适合100kHz~500kHz场景，晶闸管仅适合工频场景。2.B解析：Flash型ADC采用并行比较结构，一次比较即可完成转换，速度最高可达GS/s级别，远高于其他架构。3.A解析：旁路电容将发射极电阻的交流分量短路，消除交流负反馈，提升差模电压增益，对直流静态工作点和共模抑制比无明显影响。4.C解析：CMOS电路静态时仅存在nA级漏电流，静态功耗远低于TTL、ECL、BiCMOS电路，是低功耗设计的首选。5.A解析：偏移误差为输入为0时的固定输出偏差，所有输入代码的输出均叠加固定偏移量，符合本题实测特征。6.A解析：建立时间定义为时钟有效沿到来前，输入数据需要保持稳定的最小时间，是保证触发器可靠采样的关键参数。7.C解析：开关电容滤波通过开关和电容等效大阻值电阻，无需大容值电容即可实现Hz级低频滤波，非常适合芯片集成。8.B解析：甲乙类工作状态让功放管在信号过零点附近保持微导通，消除了乙类工作状态下的交越失真。9.C解析：2^24=16777216字节=16MB。10.C解析：I2C仅需SDA、SCL两根信号线，半双工通信，支持多主机多节点组网；UART至少需要3根线，SPI需要4根线，USB为主从结构，不支持多主机。三、简答题答案1.核心优势：（1）开关损耗更低：GaNHEMT的二维电子气迁移率是硅MOSFET沟道载流子迁移率的5倍以上，开关上升/下降时间仅为硅器件的1/5~1/10，高频下开关损耗降低70%以上；（2）无反向恢复损耗：GaN为单极型器件，不存在少数载流子存储效应，反向恢复电荷几乎为0，消除了续流过程的反向恢复损耗；（3）功率密度更高：相同耐压和电流等级下，GaN芯片面积仅为硅MOSFET的1/3，导通电阻降低50%以上，可大幅缩小电源体积。可靠性风险：（1）栅极击穿风险：GaN器件栅极允许电压范围仅为-10V~+6V，过压极易导致栅极氧化层永久性击穿；（2）动态导通电阻退化：高压高频工作下，GaN缓冲层会捕获载流子，导致动态导通电阻升高30%以上，损耗激增甚至过热失效；（3）ESD敏感性高：GaN栅极电容远小于硅器件，ESD耐受能力仅为硅MOSFET的1/10，生产应用中需要严格的ESD防护。2.核心差异：同步时序电路所有触发器的时钟端连接统一时钟，所有状态翻转都在同一时钟有效沿同步发生；异步时序电路无统一时钟，触发器时钟端连接不同信号，状态翻转为异步触发，无需统一时钟控制。适用场景：同步时序电路适合时序精度要求高、复杂度高的系统，比如微控制器CPU内核、高速SerDes接口、DDR存储器控制器；异步时序电路适合低功耗、响应速度要求高的简单场景，比如按键消抖电路、低功耗传感器唤醒电路、异步FIFO读写控制电路。3.有效位数（ENOB）是衡量ADC实际转换精度的核心指标，扣除了噪声、失真等非理想因素的影响，表征ADC实际能达到的理想精度位数。计算公式为ENOB=(SINAD-1.76)/6.02，其中SINAD为信纳比，是输入信号功率与噪声加谐波总功率的比值，单位为dB。主要影响因素：（1）量化噪声：由有限量化位数导致，位数越低量化噪声越大，ENOB越低；（2）热噪声：由前端采样电路、比较器的热噪声叠加导致，噪声幅值越大ENOB越低；（3）谐波失真：由输入缓冲器非线性、电容匹配误差、比较器失调等导致的非线性失真，谐波分量越大ENOB越低。4.结构框图：依次包括参考电压源、误差放大器、功率调整管、输出电压采样分压电阻、电流检测电阻，其中参考电压接误差放大器同相端，采样分压输出接误差放大器反相端，电流检测电阻串联在调整管与输出端之间，其压降反馈至误差放大器输入端。工作原理：正常负载下，输出电流低于过流阈值，电流检测电阻压降很小，不影响稳压回路工作；当输出短路或负载电流超过阈值时，电流检测电阻压降升高，通过电流负反馈拉低误差放大器输出，降低调整管导通程度，限制输出电流最大值，避免调整管过流烧毁，实现过流保护。四、计算题答案五、综合设计题答案1.（1）拓扑选择：采用三运放构成的仪表放大器作为核心拓扑。理由：仪表放大器输入阻抗可达GΩ级别，匹配压力传感器的高输出阻抗；共模抑制比可达120dB以上，可有效抑制3V共模干扰；差分输入单端输出结构完美匹配传感器差模输出和后级ADC单端输入需求，增益调整方便、噪声系数低，满足信噪比要求。（2）总增益=3V/15mV=200倍，增益分配为前置差分放大级25倍，后置差分转单端级8倍。分配依据：根据噪声级联公式，第一级增益越高，整体噪声系数越低，高前置增益可抑制后级电路噪声；同时前置增益不宜过高，避免共模干扰叠加差模信号导致前置级饱和，25倍增益下3V共模+15mV差模的峰值信号不会超过运放线性工作范围。（3）关键措施：①前置级采用0.01%精度低温漂金属膜电阻，电阻匹配误差直接决定共模抑制比，0.01%精度电阻可保证前置级CMRR≥120