CN119486115A 一种半导体器件及其制造方法、电子设备 （北京超弦存储器研究院）

开发区科创十街18号院11号楼四层括沿垂直于所述衬底方向延伸的第一延伸部和从所述第一延伸部向远离所述字线侧壁且平行2所述晶体管包括第一电极、第二电极和环绕所述字线侧壁的半导体层底方向延伸的第一延伸部和从所述第一延伸部向远离所述字线侧壁且平行于所述衬底方所述多个晶体管的多个半导体层物理上断开设置，所述多个半导沿着垂直衬底的方向依次交替分布的绝缘层和导电层；贯穿每所述通孔中从内到外依次分布有所述字线、环绕所述字线侧壁的所述第一电极和所述第二电极设置在所述导电层与所述半导体5.根据权利要求4所述的半导体器件，其特征6.一种半导体器件的制造方法，其特征在于，所述半提供衬底，在所述衬底上依次交替沉积牺牲层薄膜和导电薄膜，构，每个所述堆叠结构包括交替设置的形成预设图形的多个牺牲层和多个导电层的堆叠，预设图形包含待形成的所述晶体管的第一电形成在垂直于所述衬底的方向上同时贯穿所述堆叠结构的每个所述牺牲层和每个所孔仅露出侧壁，所述第一绝缘层在所述第一子孔露出侧壁和沿平行于衬底方向延伸的表在所述通孔内依次沉积半导体薄膜、栅绝缘薄膜和填充所述通孔的栅电3在所述通孔外刻蚀所述第一绝缘层和各所述牺牲层以暴露位于各所述第一子孔内的刻蚀去除位于所述第一子孔内的所述半导体层使得不同层的晶体管的半导体层之间衬底的方向上同时贯穿所述堆叠结构的每个所述牺牲层和每个所述导电通过干法刻蚀所述堆叠结构一次工艺形成在垂直于所述衬底的方向上贯穿所述堆叠通过湿法刻蚀所述导电层增大所述导电层的初始通孔的孔径，将所述导层和所述牺牲层以暴露位于所述第一子孔内在所述通孔外干法刻蚀所述第一绝缘层以暴露每个所述牺牲层与所述第一绝缘层连接的侧壁和位于所述第一子孔内与所述第一绝缘层连接的湿法刻蚀去除全部所述牺牲层以暴露位于所述第一子孔内与所述牺牲层连接的所述沉积绝缘薄膜，形成填充被刻蚀的所述牺牲层和所述括如权利要求6至10任一所述的半导体器件的制造方法形成的半4所述衬底方向延伸的第一延伸部和从所述第一延伸部向远离所述字线侧壁且平行于所述[0016]所述通孔中从内到外依次分布有所述字线、环绕所述字线侧壁的所述栅极绝缘5[0018]在一些实施例中，所述半导体层的U形的开口中填充有与所述绝缘层相同材料的[0021]形成在垂直于所述衬底的方向上同时贯穿所述堆叠结构的每个所述牺牲层和每[0022]在所述通孔内依次沉积半导体薄膜、栅绝缘薄膜和填充[0023]在所述通孔外刻蚀所述第一绝缘层和各所述牺牲层以暴露位于各所述第一子孔[0024]刻蚀去除位于所述第一子孔内的所述半导体层使得不同层的晶体管的半导体层[0026]通过干法刻蚀所述堆叠结构一次工艺形成在垂直于所述衬底的方向上贯穿所述[0031]在所述通孔外干法刻蚀所述第一绝缘层以暴露每个所述牺牲层与所述第一绝缘层连接的侧壁和位于所述第一子孔内与所述第一绝缘层连接[0032]湿法刻蚀去除全部所述牺牲层以暴露位于所述第一子孔内与所述牺牲层连接的6包括上述任一实施例所述的半导体器件的制造二部分包括沿垂直于所述衬底方向延伸的第一延伸部和从所述第一延伸部向远离所述字7[0078]图12A为一示例性实施例提供的刻蚀位于第一子孔的半导体层后沿aa’方向的截[0079]图12B为一示例性实施例提供的刻蚀位于第一子孔的半导体层后沿bb’方向的截[0080]图12C为一示例性实施例提供的刻蚀位于第一子孔的半导体层后沿cc’方向的截8等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具情况可以适当地更换。使用相同的材料成一个膜层并通过同一次图案化工艺同时形成具有连接关9述第二部分包括沿垂直于衬底1方向延伸的第一延伸部和从所述第一延伸部向远离所述字线40侧壁且平行于所述衬底1方向延伸的[0104]该结构对应的工艺制造不需要制作虚设字线，不需在导体层制作虚设的隔离层牺牲层和所述第一绝缘层露出寄生MOS管[0105]所述第一电极51与所述第二电极52的排列方向为从第一电极51指向第二电极52面的方向。垂直于所述衬底1且垂直于所述第一电极51与所述第二电极52的排列方向比如[0106]在一些实施例中，沿垂直于所述衬底1且垂直于所述第一电极51与所述第二电极可以包括沿垂直于所述衬底1方向延伸的竖直部和多个从所述竖直部侧壁延伸出去的凸起部，且所述凸起部沿平行于所述衬底1且垂直于所述第一电极51与所述第二电极52的排列层23可以分布在相邻的两个凸起部相对的表面和限定在这两个凸起部之间的竖直部的侧述第一电极51和所述第二电极52可以位于不同的[0115]沿着垂直衬底1的方向依次交替分布的第二绝缘层11和导电层；贯穿每个所述第[0117]同一个晶体管的所述第一电极51和所述第二电极52设置在一个所述导电层且与体式结构，所述一体式结构包括设置在相邻的导电层之间的横向延伸部和沿垂直于衬底1[0120]第二绝缘层不仅填充于堆叠的相邻导电层之间还填充于所述U形的开口中，第二[0122]在一些实施例中，相邻两列的存储单元的晶体管的第二电极52连接到同一位线接触所述第一电极51的侧表面中靠近所述第二端面的区域，起到对第一电极51的支撑作[0137]1)在衬底1上依次沉积牺牲层薄膜和第一导电薄膜形成包括交替设置的牺牲层9[0147]所述导电层12的预设图形可以包括多个第一导电部121和第[0148]沉积第一绝缘薄膜，形成填充所述第一沟槽且覆盖所述堆叠结构的第一绝缘层露所述第一导电部121远离所述第二导电部122一侧的端面；所述支撑区域100位于所述第[0167]所述第二极42可以环绕所述第一导电部121的侧壁，所述第二极42通过所述介质[0169]在一些实施例中，所述第四绝缘薄膜可以是low_K介质层，包括但不限于硅氧化于第一导电部121的尺寸，初始通孔K0没有将导电层12断开，导电层12的全部区域保持连孔的孔径d2可以等于初始通孔K0位于导电层12的第二子孔在所述衬底1的正投影与通孔K1位于所述导牺牲层9的第一子孔在所述衬底1的正[0186]在本公开的示例性实施例中，所述半导体层23的材料可以为带隙小于2eV的硅或[0188]一些实施例中，金属氧化物半导体层或沟道的材料可以[0191]在本公开的示例性实施例中，所述栅极绝缘层24的材料可以包含一层或多层比如，可以包括但不限于以下至少之一：氧化铪(HfO2)、氧化铝(Al2O3)，铪铝氧化物氧化钛(TiO2)等高K材料。[0197]所述暴露所述牺牲层9和暴露位于所述第一子孔的部分半导体层23可以包括：利容区域和位线30所在区域均被覆盖，避免被刻蚀，第三区域103对应字线40和栅极绝缘层[0203]所述形成第二绝缘层11可以包括：在形成前述结构的衬形成填充所述牺牲层9所在区域以及半导体层23被刻蚀掉的区域的第五绝缘层16，如图[0204]在一些实施例中，所述第二绝缘薄膜可以是low_K介质层，包括但不限于硅氧化[0207]形成在垂直于所述衬底的方向上同时贯穿所述堆叠结构的每个所述牺牲层和每[0208]在所述通孔内依次沉积半导体薄膜、栅绝缘薄膜和填充[0209]在所述通孔外刻蚀所述第一绝缘层和各所述牺牲层以暴露位于各所述第一子孔[0210]刻蚀去除位于所述第一子孔内的所述半导体层使得不同层的晶体管的半导体层[0212]通过干法刻蚀所述堆叠结构一次工艺形成在垂直于所述衬底的方向上贯穿所述[0217]在所述通孔外干法刻蚀所述第一绝缘层以暴露每个所述牺牲层与所述第一绝缘层连接的侧壁和位于所述第一子孔内与所述第一绝缘层连接[0218]湿法刻蚀去除全部所述牺牲层以暴露位于所述第一子孔内与所述牺牲层连接的