《电子技术》-知识链接8集成逻辑门电路_第1页
《电子技术》-知识链接8集成逻辑门电路_第2页
《电子技术》-知识链接8集成逻辑门电路_第3页
《电子技术》-知识链接8集成逻辑门电路_第4页
《电子技术》-知识链接8集成逻辑门电路_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

123概述TTL与非门结构及原理TTL与非门使用注意事项一、概述

数字集成电路的输入级、输出级都由晶体管组成，这种电路称为晶体管—晶体管逻辑门电路，即TTL（Transistor-TransistorLogic）电路。TTL集成电路因其生产工艺技术成熟，产品参数稳定，工作可靠而应用广泛。二、TTL与非门(一)典型

TTL与非门电路输入级中间级输出级CT74S系列与非门电路

RB、RC和V6所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，因此下面分析中不予考虑。(二)TTL与非门的工作原理(二)TTL与非门的工作原理0.3V3.6V3.6V

输入端有一个或数个为低电平时，输出高电平。

输入低电平端对应的发射结导通，uB1=0.7V+0.3V=1VV1管其他发射结因反偏而截止。

因为抗饱和三极管V1的集电结导通电压为0.4V，而V2、V5发射结导通电压为0.7V，因此要使V1集电结和V2、V5发射结导通，必须uB1≥1.8V。这时V2、V5截止。1V(二)TTL与非门的工作原理0.3V3.6V3.6V

输入端有一个或数个为低电平时，输出高电平。

输入低电平端对应的发射结导通，uB1=0.7V+0.3V=1VV1管其他发射结因反偏而截止。这时V2、V5截止。截止截止

uC2

VCC=5V，5VV3、V4导通。导通导通uO=

5V

-

0.7

V

-

0.7

V

=

3.6

V。因此，输入有低电平时，输出为高电平。1V(二)TTL与非门的工作原理

输入均为高电平时，输出低电平。3.6V3.6V3.6V因此，V1发射结反偏而集电极正偏，处于倒置状态。1.8V倒置放大VCC经

R1使

V1集电结和

V2、V5发射结导通，使uB1=1.8V。这时V2、V5饱和。饱和饱和1V使V3导通，而V4截止。截止导通uO=UCE5(sat)

0.3VuC2=UCE2(sat)+uBE5=0.3V+0.7V=1V

因此，输入均为高电平时，输出为低电平。综上所述,该电路实现了与非逻辑功能,即

TTL电路输入端悬空时相当于输入高电平。注意与门和与非门的多余输入端接逻辑

1或者与有用输入端并接。接

VCC通过

1~10k

电阻接

VCC与有用输入端并接

TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。三

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论