数字逻辑复习要点_第1页
数字逻辑复习要点_第2页
数字逻辑复习要点_第3页
数字逻辑复习要点_第4页
数字逻辑复习要点_第5页
已阅读5页,还剩2页未读, 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

一.数字逻辑基础

L各种编码

反码运算

例:M=—ooii,M=1011求[M+M]反

和-旧反。

解:[Ni]反=11100,[恒]反=01011,

[-反=ioioo

[N\+9]反=11100+01011=01000

11100

4-)01011

[10011]

+)•1

01000

真值为:N]+N2=1000

补码运算

例:N}=-0011,M=1011求[N1+M]补

和[跖一网补。

解:[N[]补=11101,[M]补=01011,

[-此]补=10101

1101+01011=01000

11101

+)01011

丢弃一[Io1鼠()万

真值为:Ni+M=1000

8421bed码()110=6

2421码:以2,4,2,1为权,按位取反得模9的补数

余三码:由8421码加3形成,是一种无权码。如果两个余3码相加没有进位,则和数要减3,否则和数要加3。

格雷码(循环码):相邻数只变化一位

奇偶校脸码:加一位1或者0使得整个编码变成奇数个(奇校)或者偶数个I(偶校)

海明码:可发现错误,还能指出错误的位置

?循环冗余码CRC:工作原理:添加空数据位;和多项式相除求余数;和余数模2(类似异或)运算

2、逻辑代数

定理1:0+0=0;0+1=1;1+0=1;1+1=1。

0・0=0;0・1=0;1・0=0:1•1=1。

定理2(重叠律):A+A=A;A•A=A„

定理3(吸收律):A+A-E=A;4-(A+E)=A。

A+-E=A+E;A•(彳+E)=A•

定理4(对合律):J=A

定理5(德・摩根定律):;AE=A+E.

德♦摩根定律的推广表示:(A+E…+0)=A-E...O;

4•石…。=彳+后+…+5。

定理6:A•E+A•~E=A;(4+E)・(A+云)=A。

定理7(包含律):>4•B+A•C+B-C=A-B+A•C;

(A+B)•(A+8)♦(8+C)=(A+8)・(A+。)。

三个规则:

1.代入规则:对任何一个含有原变量A的逻辑等式,如果在所有出现原变量A的位置处都代入一个逻辑函数

F,则原逻辑等式仍然成立。

2.反演规则:在一个逻辑函数中,若将函数中所有原来的"与"运算变成"或"运算,所有原来的"或"运

算变成"与"运算,原变量变成反变量,反变量变成原变量,同时函数中的所有“广变成"0",目"0"变成

“1",这样所得到的一个新函数就称为原函数的反函数,用表示。

3.对偶规则:在一个逻辑函数中,若将函数中所有原来的"与"运算变成"或"运算,所有原来的"或"运

算变成"与"运算,函数中的所有T变成"0",且"0”变成T,但逻辑变量保持不变,这样所得到的一

个新困数就称为原理数的对偶函数,用尸'表示。

最小项:ABC(m?)

最大项:A+B+C(Mo)

二、组合逻辑电路

与期E电路符号

>1

刀1石

(b)

“与非“门,“或非“门、”与期E“门和“异或“门

=1

(a)(b)(c)(d)

组合逻辑电路设计的一般方法

(1)根据逻辑功能要求,进行逻辑约定并列出真值表

(2)根据真值表写出逻辑函数的"最小项之和"表达式

⑶化成最简"与-或"式,并进行适当变换

⑷画出逻辑电路图

三.时序逻辑电路

1、触发器

基本RS触发器:

。,“又+瓦。”…

同步RS触发器:

=s+克?”

SR=Q

Qn+l=J甲+改Qn

主从式JK触发器:

D触发器:Q”+l二D

T触发器:Q"JT㊉Q"

2、时序电路分析与设计

Mealy型电路:输出是输入和现态的函数

Moore型电路:输出仅是现态的函数

异步时序逻辑电路的特点:电路中没有统一的时钟;电路状态的改变由外部输入的变化直接引起

多路选择器:多个来源,选一个输出

多路分配器:一个来源,多个去路,选一个分配

PLD最基本的依据:任何组合逻辑函数均可以转换成"与-或"式,任何时序逻辑电路都是由组合电路加上存储元

件(触发器)构成

—\

输

输

入

输「册入项与“与”项或“或”吗出丁〜输

电

阵阵电!_出

入

路

_L列列路

r1

两种常用的HDPLD可编程逻辑器件

PROM(可编程只读存储器):产生所有最小项,再来组合(根据输出函数个数确定或门个数)

口JRFV附・或■”则

现场可编程逻辑阵列(FPLA):和PROM区别,与项可以自己定义一些一般项,而不是产生所有最小项

可编程阵列逻辑(PAL):

A

通用阵列逻辑GAL:与可编程,或不可编程

米利型状态表和状态图

摩尔型状态图和状态表

三.VeilogHDL

例子1

modulecompai'e_3(equal,a,b);

outputequal;〃声明输出信号equal

input[1:0]a,b;〃声明输入信号a,b

regequal;

always@(a,b)

begin

if(a==b)

equal=l;

else

equal=0;

end

endmodule

数字的表示(x表示未知,z或?表示高阻)

4'blOxO4'blOlz4*bl01?-8'd516'blOIO101111111010

运算符按其功能可分为以下几类

1)算术运算符(+,・,x,/,%)

2)赋值运算符(二,<二)

3)关系运算符(>,<,>=,<=)

4)逻辑运算符(&&』,!)

5)条件运算符(?:)

6)位运算符

7)移位运算符(<<,»)

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论