集成电路版图设计与实践 课件全套 1-6 了解半导体器件 - -验证低压差线性稳压器版图

集成电路版图设计与实践项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目1

认识半导体器件与制造工艺任务1.1了解半导体器件版图任务1.2了解集成电路制造工艺

了解掌握学习目标1、有源器件与无源器件的区别2、MOS场效应晶体管电学参数3、二极管、三极管的分类和结构4、电阻、电容分类和结构1、MOS场效应晶体管物理结构与工作原理2、MOS场效应晶体管版图设计方法3、二极管、三极管的版图设计方法4、电阻、电容的版图设计方法和匹配规则任务1.1了解半导体器件版图无源（Passive）器件1.电阻Resistor2.电容Capacitor3.电感Inductor

有源（Active）器件 1.二极管PNJunction（Diode） 2.三极管Bipolar 3.MOS晶体管Mosfet区别：1、输入输出非线性变化输入输出线性变化2、工作点，固定偏置无工作点，需要设置偏置IC中常用器件（Elements）：电路中基本的最小单元任务1.1了解半导体器件版图Mosfet

DiodeBipolarResistorCapacitorNMOSPMOSNMOS_ISONDIODEPDIODEPNPNPN阱电阻掺杂电阻多晶电阻NWELL电容PIP电容典型CMOS工艺中常用器件任务1.1了解半导体器件版图1、二极管Diode任务1.1

了解半导体器件版图1.1.1二极管、三极管版图图1二极管实际版图

图2DION显微镜照片

图3DIOP显微镜照片PLUSMINUSPDIOPLUSMINUSNDIONWELLPDIFFNDIFFPIMPNIMPPOLYCONTMINUS任务1.1

了解半导体器件版图PDIODE&NDIODE版图和结构P-SubPLUSMINUSN+P+PLUSP+P-SubPLUSN+P+NwellMINUSN+二极管的匹配规则1、利用梳状结构来保证面积的同时降低二极管电阻梳状结构二极管可以降低二极管的电阻，同时又保证了二极管的面积，与梳状结构的MOS管相类似，这是一种容易控制的、紧凑的版图设计。2、合理设计二极管的面积3、匹配二极管应相互交叉形成共质心结构拆分二极管形成共质心结构提高两个二极管的匹配度，每个二极管的阵列都应该放在各自独立的阱中，利用阱的相互交叉形成共质心结构。4、对边型替代圆形的二极管版图防止高电压和电流对二极管的损害，理想的二极管的版图用没有尖角的圆形。PNNNNPPPP任务1.1了解半导体器件版图2、三极管BJTtransistor

实际芯片中也常用BE短接的三极管来代替二极管使用。

图2纵向NPN管的实物图图1三极管实际版图

图3

纵向PNP管的实物图

任务1.1了解半导体器件版图三极管版图三极管二极管三极管实物图任务1.1了解半导体器件版图PPNPNPNPNPNNNWELLPDIFFNDIFFPIMPNIMPPOLYCONTDNWVertical(纵向)NPNVertical(纵向)PNPP-SubN+P+P-SubBEN+P+NwellP+BN+CP+CP+N+N+DNWNwellNwellBEBCCPNP&NPN版图和结构任务1.1了解半导体器件版图常用的图形任务1.1了解半导体器件版图1.1.2MOS器件版图任务1.1了解半导体器件版图1、工作原理天然隔离;

栅压感应(反型)沟道,

形成电阻导通沟道!任务1.1了解半导体器件版图I/V特性（Question？PMOS管的电流特性表达式）（1）线性区（2）饱和区（3）截止区4VT<VGS<VTN

（4）亚阈值区任务1.1了解半导体器件版图MOSFET全称Metal-Oxide-SemiconductorField-EffectTransistor，金属氧化物半导体场效应晶体管；即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管。MOSFET分类：按照半导体材料的不同可分为：N沟道和P沟道；

按照其导电方式的不同可分为：增强型和耗尽型；这样，MOSFET就有了4种类型：N沟道增强型；P沟道增强型；N沟道耗尽型；P沟道耗尽型。其中：增强型MOSFET在未加外部电压时为断开(normaloff)；耗尽型MOSFET在未加外部电压时为导通(normalon)。2、绘制MOS晶体管版图N沟道增强型N沟道耗尽型PolyP-SubB(Body)G(Gate)S(Source)D(Drain)N+P+N+DSGBNDSGBNPolyP-SubB(Body)G(Gate)S(Source)D(Drain)N+P+N+P沟道增强型P沟道耗尽型DSGBPDSGBPPolyP-SubB(Body)G(Gate)S(Source)D(Drain)P+N+P+NwellPolyP-SubB(Body)G(Gate)S(Source)D(Drain)P+N+P+Nwell任务1.1了解半导体器件版图NMOS管PMOS管增强型MOS管为例：任务1.1了解半导体器件版图MOS场效应管版图与实物图任务1.1了解半导体器件版图通过改变MOS管的图形形状进行设计。

(1）分段──大尺寸MOS管分段成若干小尺寸MOS管。3、特殊MOS管-大尺寸MOS器件版图设计任务1.1了解半导体器件版图（2）源漏共享──合并源/漏区，小尺寸MOS管并联成大尺寸MOS管并联管数为N，并联管的宽长比等于大尺寸管宽长比的1/N。并联后连接源和漏的金属线形成“叉指”结构。设计实例：任务1.1了解半导体器件版图4、特殊MOS管-倒比管设计1）W/L<1的MOS管称为倒比管。倒比管在电路中可作为上拉电阻或下拉电阻。作上拉电阻用栅极接地的P管；作下拉电阻用栅极接电源的N管。开机清零电路3）版图：有源区设计成U型(图a)或反S型(图b)。(a)U型：L=2L1+L2(b)反S型2）应用实例：开机清零电路。任务1.1了解半导体器件版图1、电阻Resistor

1.1.3集成电阻和电容版图任务1.1了解半导体器件版图主要材料电阻率材料电阻率（Ω*CM,25℃)铜1.7×10-6金2.4×10-6铝2.7×10-6N型硅（Nd=1018cm-3）0.25N型硅（Nd=1015cm-3）48本征硅2.5×105SiO21014任务1.1了解半导体器件版图NWell电阻版图电阻的分类与版图任务1.1了解半导体器件版图扩散电阻CMOS工艺平台下DIFF电阻有四种类型：n型金属硅化物DIFF电阻、p型金属硅化物DIFF电阻、n型非金属硅化物DIFF电阻和p型非金属硅化物DIFF电阻。任务1.1了解半导体器件版图CMOS中Poly电阻有四种类型：n型金属硅化物Poly电阻、p型金属硅化物Poly电阻、n型非金属硅化物Poly电阻和p型非金属硅Poly方块电阻。多晶硅电阻任务1.1了解半导体器件版图电阻的几何图形设计阻值由掺杂浓度和电阻形状决定。

电阻形状：

①做成长条，在两端开接触孔与金属连接，如图(a)；

②做成狗骨头状，如图(b)。

③蛇形，如图(c），包括29个方块，如图(d)。(a)基本电阻(b)狗骨头电阻(c)蛇形(d)29个方块多晶硅电阻的版图任务1.1了解半导体器件版图任务1.1了解半导体器件版图电阻的匹配设计任务1.1了解半导体器件版图电阻匹配设计--叉指结构电阻R1和R2高精度匹配的版图设计结构2、电容Capacitor硅片几十微米电容：一对电极中间夹一层电介质的三明治结构；硅芯片上的薄膜电容：下电极：金属或多晶硅氧化硅电介质上电极：金属或多晶硅任务1.1了解半导体器件版图实物版图任务1.1了解半导体器件版图电容值计算MOS集成电路中的电容器几乎都是平板电容器。C=L*W*Cox=εoεoxWL/tox

式中W和L是平板电容器的宽度和长度，二者的乘积即为电容器的面积。WL=Ctox/εoεox

2)

电容分类(1)双层多晶硅组成电容器（PIP电容）(2)金属和多晶硅组成电容（MIP电容）(3)多晶硅和扩散组成电容器（PIS电容）(4)金属-金属电容（MIM电容）(5)MOS电容

WL任务1.1了解半导体器件版图(2)金属和多晶硅组成电容器（MIP电容）多晶硅作电容器下电极板、金属作上电极板构成的MOS电容器。(1)双层多晶硅组成电容器（PIP电容）

双层多晶工艺使用的方法：多晶硅2作电容的上电极板，多晶硅1作电容的下电极板，栅氧化层作介质。任务1.1了解半导体器件版图(3)金属和金属电容器（

MIM电容）任务1.1了解半导体器件版图（4）金属和多晶硅电容器（MIP电容）(5)MOS电容器任务1.1了解半导体器件版图常用材料介电常数材料相对借介电常数硅11.8二氧化硅3.9TEOS4.0SIN6-7任务1.1了解半导体器件版图版图中绘制的双多晶电容3）电容的版图设计任务1.1了解半导体器件版图思考集成电路中电阻有哪些类型，如何画出各类电阻版图？集成电路版图中电容面积A和版图图形关系如何？任务1.1了解半导体器件版图感谢观看集成电路版图设计与实践项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目1

认识半导体器件与制造工艺任务1.1了解半导体器件任务1.2了解集成电路制造工艺

了解掌握学习目标1、半导体制造单项工艺2、半导体工艺与版图层

3、版图设计图层与工艺规则1、增层、掺杂、光刻和刻蚀等工艺2、CMOS集成电路基本工艺流程3、集成电路设计规则4、PDK的文件，读懂设计规则任务1.2了解集成电路制造工艺增层:薄膜积淀:CVD,PVD,外延薄膜生长:热氧化图形:光刻技术：光刻工具，掩模版，光刻胶刻蚀:湿法刻蚀和干法刻蚀平坦化掺杂热扩散:预淀积+推进氧化离子注入热处理:退火（RTP设备）合金等硅片清洗湿法清洗（RCA）等离子清洗任务1.2

了解集成电路制造工艺1.2.1集成电路单项工艺Layering:filmdeposition:CVD,sputtering,epitaxialdepositionfilmgrowth:thermaloxidationPatterning:photolithographywetetchanddryetchplanarizingDopingthermaldiffusion:pre-deposition+drive-inionimplantationHeatTreatment:annealingofionimplants(rapidthermalprocessing)salicideformationWaferCleaningRCAcleanplasmacleaning1、二氧化硅的结构及其性质1）SiO2的生长过程2）SiO2的用途（掩蔽掺杂、保护与钝化、绝缘与隔离、栅介质材料）3）SiO2的结构（无定型结构）热氧化Oxidation任务1.2

了解集成电路制造工艺卧式炉

立式炉

快速热处理（RTP）

2、氧化设备任务1.2

了解集成电路制造工艺CVD?(ChemicalVaporDeposition)化学气相沉积CVDMajorProcess

CVD主要工艺过程1)Gasphasetransport3)Surfacedesorption(exhaust)Substrate衬底depositedFilm沉积的薄膜2)Surfacereaction气相传输表面反应表面解吸附作用(排气)CVD工艺介绍任务1.2

了解集成电路制造工艺Process工艺Advantage优点Disadvantage缺点Application应用APCVD常压CVDLPCVD低压CVDSimplereactor简单反应器Fastdeposition快速沉积Goodstepcoverage好的台阶覆盖Particle颗粒lowtempoxide(BPSG)低温氧化物(BPSG)PECVD等离子增强CVDLowtemperature低温Fastdeposition快速沉积Goodstepcoverage好的台阶覆盖Chemicalcontamination化学污染Particle颗粒lowtempoxide(metal)400℃低温氧化物Passivation钝化HDPCVD高密度等离子CVDLowtemperature低温Goodstepcoverage好的台阶覆盖Goodgap-fillcapability好的空穴填充能力Costhighly成本高STI浅槽隔离ILD中间介质层PASSN1钝化1ClassificationofCVD-processCVD工艺分类ClassificationofCVD-processCVD工艺分类任务1.2

了解集成电路制造工艺PVD工艺介绍任务1.2

了解集成电路制造工艺AL互联要求：和Si和SiO2要有好的粘附力，容易刻蚀，低接触电阻，费用低。第一层Al-500nm，顶层Al-2000nm光刻技术Lithography

Microlithography=通过紫外光将掩膜板（具有微集成电路图形的石英板）上电路图形复制到以后要进行刻蚀和离子注入的硅片（一种用来制造芯片的硅材料薄片）上。Example:Proximityprinting,Positivetoneresist,Etchingprocessstep.精准的尺寸

:CD（关键尺寸）

精准的位置

:Overlay精度(套刻精度)任务1.2

了解集成电路制造工艺工艺流程任务1.2

了解集成电路制造工艺图形转移方法添加的减去的膜沉积蚀刻PRMaskingPR灰化衬底衬底刻蚀工艺Etch任务1.2

了解集成电路制造工艺刻蚀方法湿法蚀刻-使用湿化学溶液-各向同性的蚀刻干法蚀刻-使用等离子体-各向异性的蚀刻垂直

E/R（蚀刻速度）

=水平

E/R(蚀刻速度）纯化学反应高选择性CD（关键尺寸）减少或增加垂直

E/R>>水平

E/R离子辅助相对低的选择性无

CD偏差任务1.2

了解集成电路制造工艺掺杂技术Doping——将所需要的杂质，以一定的方式（合金、扩散和离子注入等）加入到硅片内部，并使在硅片中的数量和浓度分布符合预定的要求。利用掺杂技术，可以制作PN结、欧姆接触区、IC中的电阻、硅栅和硅互连线等。热扩散Diffusion——利用高温驱动杂质穿过Si的晶格结构，受时间和温度的影响。离子注入——通过高压离子轰击把杂质引入Si片，杂质通过Si片发生原子级的高能碰撞才能被注入。离子注入法是目前VLSI优越的掺杂工艺。用于形成深结，如CMOS中的双阱。离子注入Wafer理想的掺杂离子被加速到一定的能量能量范围大概是KeV–MeV，然后打击到Wafer内部掺杂物质首先被淀积在Wafer表面，然后通过扩散的方法用于形成浅结，如MOSFET中的漏极和源极掺杂技术Doping任务1.2

了解集成电路制造工艺1.2.2CMOS工艺任务1.2

了解集成电路制造工艺半导体工艺技术1、双极型工艺技术2、CMOS工艺技术3、BiCMOS工艺技术4、BCD工艺技术5、GaAs工艺CMOS工艺可以分为以下八个步骤：1.LOCOS/STI，2.Well，3.Gate，4，LDD/Spacer/SD，5.Salicide，6.Contact，7.Metalx/Viax，8.Passivation。

其中前五个工艺被称为前段工艺Front-end(FE)，而后三个步骤被称作后段工艺Back-end(BE)。

以contact来分界，形成device以前的工艺流程为FE，之后的互联为BE。

半导体集成电路是通过平面工艺制程技术把成千上万颗不同的器件（如电阻、电容、二极管和MOS管等）制造在一块面积非常小的半导体硅片上，并按需要通过金属互连线将它们连接在一起，形成具有一定功能的电路。集成电路工作时，集成电路里的各个器件的电压是不同的，必须要对它们之间进行相互绝缘隔离，保证器件之间不相互干扰，并且每个器件的工作都是独立的，从而实现电路的功能。

隔离技术是工艺制程的关键，它决定了集成电路的性能和集成度。隔离技术主要有以下几种：1、PN结隔离技术；2、LOCOS

隔离技术、3、STI隔离技术。任务1.2

了解集成电路制造工艺任务1.2

了解集成电路制造工艺N阱硅栅CMOS电路工艺流程任务1.2

了解集成电路制造工艺N阱硅栅CMOS电路工艺流程任务1.2

了解集成电路制造工艺N阱硅栅CMOS电路工艺流程任务1.2

了解集成电路制造工艺1.2.3PDK及版图设计规则什么是PDK？PDK：全称ProcessDesignKit，是工艺设计工具包的缩写，是制造和设计之间的沟通桥梁，是模拟电路设计的起始点。具体来说，PDK是代工厂(FAB)所创建的用来描述某一制程下工艺细节的文件，它主要包括：基本器件(Pcell)、模型文件(Model)、技术文件(TechnologyFile)、验证文件(Calibre/Assura)等，用来提供给设计公司进行芯片设计，设计公司通过使用PDK进行电路设计仿真，版图绘制及验证，然后将设计好的芯片交给代工厂加工生产，代工厂能够基于客户的设计生产芯片，保证芯片的预期功能和性能。任务1.2

了解集成电路制造工艺1.2.3PDK及版图设计规则

版图是集成电路设计者将设计并模拟优化后的电路转化成一系列的几何图形，包含了基础电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。

版图设计规则包含电学设计规则和几何设计规则。版图几何设计规则是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距、最小套刻间距等。任务1.2

了解集成电路制造工艺任务1.2

了解集成电路制造工艺

描述版图几何设计规则的方法有两种：微米规则和λ规则，规则比较如下：微米规则：直接以微米为单位给出各种图形尺寸要求。优点：灵活性大，更能针对实际工艺水平；缺点：通用性差。λ规则：以λ为单位给出各种图形尺寸的相对值。λ是工艺中能实现的最小尺寸，一般是用套刻间距作为λ值，或者取栅长的一半为λ；优点：版图设计独立于工艺和实际尺寸，通用性强，适合CMOS按比例缩小的发展规律。0.18um5V(或3.3V)CMOS设计规则：作业1、画出单阱CMOS电路的工艺流程2、画出单阱CMOS电路平面版图与剖面对比图任务1.2

了解集成电路制造工艺感谢观看集成电路版图设计与实践项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录

了解掌握学习目标1、Cadence软件启动及设置2、了解CadenceVirtuosoLayoutEditor界面3、了解版图设计规则，设计方法和技巧4、了解MentorCalibre版图验证工具调用和基本界面项目2

认识集成电路设计软件1、掌握库文件的建立和管理方法。2、掌握电路图的输入和编辑方法。3、掌握Virtuoso基本操作。4、掌握基本电路的版图编辑方法。5、掌握MentorCalibreDRC验证方法6、掌握MentorCalibremmLVS验证方法7、掌握MentorCalibrePEX项目2

认识集成电路设计软件任务2.1认识电路设计与仿真软件任务2.2认识版图设计软件任务2.3认识版图验证软件EDA发展情况EDA（ElectronicDesignAutomation）即电子设计自动化，是一种电子系统设计自动化技术，帮助电子设计工程师从事电子组件产品和系统设计工作。国际上有代表性的EDA供应商有Cadence,Synopsys和Mentor。国产EDA企业代表包括华大九天、国微集团、芯华章、广立微、概伦电子、芯和半导体等。任务2.1认识电路设计与仿真软件

设计仿真工具

1．启动Cadence软件

CIW窗主要包括以下几个部分：1）WindowTitle（标题栏）：显示使用的软件名称及目前所在文件夹路径。2）MenuBanner（菜单栏）：显示命令菜单，可选择使用的设计工具。3）OutputArea（输出区）：显示使用设计过程中出现的信息，可以调整CIW窗口使这个区域能显示更多信息。4）InputLine（输入行）：用来输入命令或参数来进行设计工作。5）MouseBindingsLine：显示捆绑在鼠标左中右3键的快捷键。6）PromptLine：命令提示栏。任务2.1认识电路设计与仿真软件管理库文件CIW中，选Tools→LibraryManager...1）库（Library）：是一组单元的集合，库也包含与每个单元有关的各种不同的视图。Cadence软件中的库分为设计库和基准库两类。2）单元（Cell）：是建造芯片或逻辑系统的最低层次的结构单元。3）视图类型（View）：是单元的一种特殊表示。每个Cell可以具有多个View，如Layout（版图）、Schematic（电路图）和Symbol（符号）等都是经常使用的视图类型。4）单元视图（Cellview）：是Cell和View的组合。Cellview是Cell的特殊表示。任务2.1认识电路设计与仿真软件创建设计单元任务2.1认识电路设计与仿真软件电路实践-线路设计1）新建库任务2.1认识电路设计与仿真软件2）新建文件任务2.1认识电路设计与仿真软件3）绘制电路任务2.1认识电路设计与仿真软件4）建SymbolCreate→Cellview→FromCellview任务2.1认识电路设计与仿真软件5）建立测试电路任务2.1认识电路设计与仿真软件5）建立测试电路6）仿真设置Launch→ADEL任务2.1认识电路设计与仿真软件6）仿真设置7）仿真结果任务2.1认识电路设计与仿真软件Cadence的版图设计工具是Virtuoso版图编辑器，它不但功能强大，操作方便，而且界面漂亮，可以完成各种版图设计任务。

版图设计工具1）设置版图编辑环境打开版图编辑窗口，新建版图文件有2种方法，CIW库文件管理器file→new→cellview任务2.2认识版图设计软件窗口由三部分组成，分别是iconmenu（快捷图标栏）、statusbanner（状态栏）、menubanner（菜单栏）

任务2.2认识版图设计软件当前选中图层可供选择图层表1图层名称及含义图层名称含义TBNWellN阱，PMOS管在N阱中制造DNDeepNWell深N阱，做在P型衬底上，在深N阱内做P阱PTPWellP阱，做在深N阱内，和P型衬底隔离。当NMOS管做在整个硅片的P型衬底上时，它的衬底一般接最低点位；如果做在P阱内，它的衬底可以接任意电位。TOActiveNMOS管有源区，做在P型衬底或P阱中；PMOS管有源区，做在N阱中SPP+implantP型注入掩膜SNN+implantN型注入掩膜GTPoly多晶硅层，可用做MOS管栅极，多晶硅电阻、PIP电容的下级板W1Contact引线孔（连接金属与多晶硅或有源区）WnVIAn-1,n=2,3,4,5金属间引线孔WTTopVia顶层引线孔CTCmetalMIM电容的上级板A1Metal1第一层金属A2Metal2第二层金属ATTopMetal顶层金属TextText文本标签TODUMTODummy有源区虚拟器件GTDUMGTDummy多晶硅虚拟器件AnDUMMetalDummy金属虚拟器件任务2.2认识版图设计软件指令快捷键指令快捷键Rectangle（创建矩形）rPolygon（创建多边形）PChop（切割图形）Shift+cPath（创建连线）pmove（移动）mCopy（复制）cStretch（拉伸）sProperty（查看属性）qF显示所有图形U撤销L标签工具T层切换Ruler（标尺）k清除标尺Shift+kZoomin（放大）Ctrl+zZoomout（缩小）Shift+zCtrl+A全选Ctrl+D取消选择Shift+X进入元包Shift+B退出元包Group合成元包Ungroup打散元包Shift+F显示所有层Ctrl+F显示顶层Shift+M合并图形Shift+C裁切图形Shift+左键加选图形Ctrl+左键减选图形Ctrl+z放大Shift+z缩小表2Virtuoso常用指令表Option→Editor设置版图选项Options→Display任务2.2认识版图设计软件Launch>LayoutXLConnectivity→Generate→AllFromSource

快捷方式电路实践-版图绘制1）版图设置任务2.2认识版图设计软件

2）版图生成任务2.2认识版图设计软件

电路实践-版图验证1）启动MentorCalibre2）运行CalibrenmDRC任务2.3

认识版图验证软件

电路实践-版图验证3）运行CalibrenmLVS4）运行CalibrePEX任务2.3

认识版图验证软件

电路后仿真1）ADEL选择setup窗口选择Environment2）SwitchViewList，在最前面添加calibre任务2.3

认识版图验证软件

电路后仿真3）得到仿真波形任务2.3

认识版图验证软件

课堂讨论1、库的加载有几种方法，怎么做？2、电路仿真可以在哪几种情况下进行？3、Virtuoso里有哪些基本工具？任务2.3

认识版图验证软件感谢观看集成电路版图设计与实践项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目3设计CMOS数字电路单元版图任务3.1设计CMOS基本单元版图任务3.2设计组合逻辑电路版图任务3.3设计时序逻辑电路版图

了解掌握学习目标1、CMOS基本单元电路的工作原理2、CMOS基本单元电路的电路设计方法3、CMOS基本单元电路的版图设计方法1、CMOS基本单元电路的特性2、数字电路版图设计的注意点任务3.1设计CMOS基本单元版图3.1.1设计反相器（1）CMOS反相器的结构和基本特性任务3.1设计CMOS基本单元版图序号输入电压VinNMOS管工作状态PMOS管工作状态①Vin≤VTN截止区非饱和区②VTN<Vin<Vout+VTN饱和区非饱和区③Vout+VTP

≤Vin≤Vout+VTN饱和区饱和区④Vout+VTN<Vin<VDD+VTP非饱和区饱和区⑤VDD+VTP

≤Vin≤VDD非饱和区截止区（2）CMOS反相器的直流特性3.1.1设计反相器任务3.1设计CMOS基本单元版图在输入阶跃波的条件下，反相器的瞬态特性可以用反相器的上升时间和下降时间来表示。上升时间定义为使反相器的输出电平从0.1VDD上升到0.9VDD所需要的时间；下降时间定义为输出电平从0.9VDD下降到0.1VDD所需要的时间。（3）CMOS反相器的瞬态特性3.1.1设计反相器任务3.1设计CMOS基本单元版图设计实践：按要求设计的CMOS反相器，（W/L）N=2，（W/L）P=6。CMOS反相器电路和符号3.1.1设计反相器（1）电路图和符号设计任务3.1设计CMOS基本单元版图设计实践：按要求设计的CMOS反相器，（W/L）N=2，（W/L）P=6。CMOS反相器测试电路图3.1.1设计反相器（2）仿真测试电路图任务3.1设计CMOS基本单元版图3.1.1设计反相器设计实践：按要求设计的CMOS反相器，（W/L）N=2，（W/L）P=6。（3）仿真结果任务3.1设计CMOS基本单元版图设计实践：按要求设计的CMOS反相器，（W/L）N=2，（W/L）P=6。（4）版图设计版图设计步骤：①用快捷键i调取所需的器件，注意PMOS管在上面，NMOS管在下面。②对照电路图可知，反相器一个PMOS管和一个NMOS管组成，PMOS管和NMOS管的栅极相连接，作为输入端，漏极相连接，作为输出端，用快捷键p对所有端口进行连线。③用快捷键o调取M1和GT层通孔。④用快捷键l对输入端、输出端、电源VDD和地GND打上标签。3.1.1设计反相器任务3.1设计CMOS基本单元版图版图设计注意点：①NMOS管和PMOS管的衬底是分开的，NMOS管的衬底接最低电位GND，PMOS管的衬底接最高电位VDD。②NMOS管的源极接地，漏极接高电位：PMOS管的源极接VDD，漏极接低电位。③输入信号是加在栅极和源极之间，但是由于NMOS管的源极接地，PMOS管的源极接VDD，所以输入信号对两管来说参考电位是不同的。3.1.1设计反相器设计实践：按要求设计的CMOS反相器，（W/L）N=2，（W/L）P=6。（4）版图设计任务3.1设计CMOS基本单元版图从结构上看，MOS晶体管的源、漏区是对称的结构，因此MOS晶体管的源、漏极可以互换。MOS晶体管这种双向导通特性给它的应用带来极大的灵活性。在电路中可以双向开关，即电流不仅能从一个方向传输，也可以从相反的方向传输。传输门分类NMOS传输门PMOS传输门CMOS传输门3.1.2设计传输门任务3.1设计CMOS基本单元版图（1）NMOS传输门结论：NMOS传输门传输高电平有阈值损失，可以无损失地传输低电平。传输高电平传输低电平GD输出初值为0输入为VDD电流方向SNMOS管导通的条件：，即GS输出初值为VDD输入为0电流方向D3.1.2设计传输门任务3.1设计CMOS基本单元版图（2）PMOS传输门结论：PMOS传输门可以无损失地传输高电平,传输低电平有阈值损失。传输高电平传输低电平GS输出初值为0输入为VDD电流方向DGD输出初值为VDD输入为0电流方向SPMOS管导通的条件：，即3.1.2设计传输门任务3.1设计CMOS基本单元版图（3）CMOS传输门CMOS传输门正是利用了NMOS管和PMOS管的互补性能，获得了比单个传输管优越的传输性能。3.1.2设计传输门任务3.1设计CMOS基本单元版图设计实践：设计一个CMOS传输门电路。CMOS传输门电路图和符号3.1.2设计传输门（1）电路图和符号设计任务3.1设计CMOS基本单元版图设计实践：设计一个CMOS传输门电路。（2）仿真测试电路图CMOS传输门测试电路图3.1.2设计传输门任务3.1设计CMOS基本单元版图设计实践：设计一个CMOS传输门电路。（3）仿真结果3.1.2设计传输门任务3.1设计CMOS基本单元版图设计实践：设计一个CMOS传输门电路。（4）版图设计版图设计步骤：①用快捷键i调取所需的器件。②对照电路图可知，传输门由一个PMOS管和一个NMOS管组成，PMOS管和NMOS管源极和漏极相连接，作为输入输出端，用快捷键p对所有端口进行连线。③用快捷键o调取M1和GT层通孔。④用快捷键l对输入端、输出端、电源VDD和地GND打上标签。3.1.2设计传输门任务3.1设计CMOS基本单元版图1.MOS管串并联特性NMOS串联AB支路状态X100截止001截止010截止011导通1与逻辑NMOS并联AB支路状态X200截止001导通110导通111导通1或逻辑串与并或3.1.3设计与非门任务3.1设计CMOS基本单元版图1.MOS管串并联特性PMOS串联AB支路状态X300导通001截止110截止111截止1或逻辑PMOS并联AB支路状态X400导通001导通010导通011截止1与逻辑串或并与3.1.3设计与非门任务3.1设计CMOS基本单元版图2.静态CMOS逻辑电路静态CMOS反相器静态CMOS逻辑门把反相器中单个的PMOS管用多个PMOS管构成的上拉开关网络代替；把反相器中单个的NMOS管用多个NMOS管构成的下拉开关网络代替。这样可以实现任意的与或非逻辑（AOI），也可以实现任意的或与非逻辑（OAI）上拉开关网络下拉开关网络VDD00VDD3.1.3设计与非门任务3.1设计CMOS基本单元版图3.与非门电路当输入信号A和B都是高电平时，两个NMOS管都导通，两个PMOS管都截止，因此输出被下拉到低电平0；当A、B中有一个是低电平或者都是低电平时，至少有一个NMOS管截止，此时PMOS逻辑块中至少有一个PMOS管导通，输出被上拉到高电平VDD。3.1.3设计与非门任务3.1设计CMOS基本单元版图3.与非门电路设计实践：设计一个二输入CMOS与非门。二输入CMOS与非门电路图和符号3.1.3设计与非门（1）电路图和符号设计任务3.1设计CMOS基本单元版图3.与非门电路设计实践：设计一个二输入CMOS与非门。二输入CMOS与非门测试电路图3.1.3设计与非门（2）仿真测试电路图任务3.1设计CMOS基本单元版图3.与非门电路设计实践：设计一个二输入CMOS与非门。3.1.3设计与非门（3）仿真结果任务3.1设计CMOS基本单元版图3.与非门电路设计实践：设计一个二输入CMOS与非门。（4）版图设计版图设计步骤：①用快捷键i调取所需的器件。②对照电路图可知，两个P管并联，两个N管串联，P管栅极和N管栅极两两相连，为输入端，其中一对P管和N管的漏极相连，为输出端，用快捷键p对所有端口进行连线。③用快捷键o调取M1和GT层通孔。④用快捷键l对输入端、输出端、电源VDD和地GND打上标签。版图设计注意点：①MOS管之间如果有两端相连，可以将两端直接重合，仅限于同种MOS管。②GT层不能用于长连线。③标签必须要打在金属层上，且必须使用相应金属层次的TXT格式。3.1.3设计与非门任务3.1设计CMOS基本单元版图当输入信号A和B都是低电平时，两个NMOS管都截止，两个PMOS管都导通，因此输出被上拉到高电平VDD；当A、B中有一个是高电平或者都是高电平时，至少有一个PMOS管截止，此时NMOS逻辑块中至少有一个NMOS管导通，输出被下拉到低电平0。3.1.3设计或非门任务3.1设计CMOS基本单元版图设计实践：设计一个二输入CMOS或非门。二输入CMOS或非门电路图和符号3.1.3设计或非门（1）电路图和符号设计任务3.1设计CMOS基本单元版图设计实践：设计一个二输入CMOS或非门。二输入CMOS或非门测试电路图3.1.3设计或非门（2）仿真测试电路图任务3.1设计CMOS基本单元版图设计实践：设计一个二输入CMOS或非门。3.1.3设计或非门（3）仿真结果任务3.1设计CMOS基本单元版图设计实践：设计一个二输入CMOS或非门。（4）版图设计版图设计步骤：①用快捷键i调取所需的器件。②对照电路图可知，两个P管串联，两个N管并联，P管栅极和N管栅极两两相连，为输入端，其中一对P管和N管的漏极相连，为输出端，用快捷键p对所有端口进行连线。③用快捷键O调取M1和GT层通孔。④用快捷键L对输入端、输出端、电源VDD和地GND打上标签。版图设计注意点：①MOS管之间如果有两端相连，可以将两端直接重合，仅限于同种MOS管。②GT层不能用于长连线。③标签必须要打在金属层上，且必须使用相应金属层次的TXT格式。3.1.3设计或非门任务3.1设计CMOS基本单元版图感谢观看项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目3设计CMOS数字电路单元版图任务3.1设计CMOS基本单元版图任务3.2设计组合逻辑电路版图任务3.3设计时序逻辑电路版图

了解掌握学习目标1、或与非、与或非、异或门、同或门、全加器电路的工作原理2、静态CMOS逻辑电路的电路设计方法3、组合逻辑电路的版图设计方法1、天线效应的产生原因及消除方法2、组合逻辑电路版图设计技巧任务3.2设计组合逻辑电路版图3.2.1认识“与或非”逻辑电路静态CMOS逻辑电路中NMOS逻辑块的构成规律是“串与并或”，PMOS逻辑的构成规律是“串或并与”。首先构造NMOS逻辑块，用2个NMOS管串联实现AB，2个NMOS管串联实现CD，再并联实现了(AB+CD)的功能。按类似的方法构成PMOS逻辑块，用2个PMOS管并联实现AB，2个PMOS管并联实现CD，再串联实现了(AB+CD)的功能。将NMOS逻辑块和PMOS逻辑块组合起来，就完成了带“非”的逻辑功能。任务3.2设计组合逻辑电路版图设计实践：设计一个实现的CMOS电路。CMOS电路和符号3.2.1认识“与或非”逻辑电路（1）电路图和符号设计任务3.2设计组合逻辑电路版图CMOS电路测试电路图设计实践：设计一个实现的CMOS电路。3.2.1认识“与或非”逻辑电路（2）仿真测试电路图任务3.2设计组合逻辑电路版图设计实践：设计一个实现的CMOS电路。3.2.1认识“与或非”逻辑电路（3）仿真结果任务3.2设计组合逻辑电路版图（4）版图设计版图设计步骤：①用LayoutXL生成或用快捷键i调取所需的器件，P管放在上面，N管放在下面。②对照电路图可知，共有四个P管，分为两组，两两并联，再进行串联，四个N管串联，P管栅极和N管栅极两两相连，为输入端，其中P管和N管的漏极相连，为输出端，用快捷键p对所有端口进行连线。③用快捷键o调取contact接触孔和via通孔。④用快捷键l对输入端、输出端、电源VDD和地GND打上标签。设计实践：设计一个实现的CMOS电路。3.2.1认识“与或非”逻辑电路任务3.2设计组合逻辑电路版图版图设计注意点：①MOS管之间如果有两端相连，可以将两端直接重合，仅限于同种MOS管。②如果金属1不能满足连线要求，可以使用更高层的金属进行连线，底层金属和高层金属连线时要打上相应的via通孔。③GT层不能用于长连线。④标签必须要打在金属层上，且必须使用相应金属层次的TXT格式。设计实践：设计一个实现的CMOS电路。3.2.1认识“与或非”逻辑电路（4）版图设计任务3.2设计组合逻辑电路版图3.2.2设计异或门电路异或门也叫半加器，也是常用的逻辑单元，它的逻辑表达式为：逻辑功能：输入A和B相同时，输出Y为0；输入A和B不同时，输出Y为1。任务3.2设计组合逻辑电路版图设计实践：设计一个异或门电路。异或门电路和符号3.2.2设计异或门电路（1）电路图和符号设计任务3.2设计组合逻辑电路版图异或门电路测试电路图设计实践：设计一个异或门电路。3.2.2设计异或门电路（2）仿真测试电路图任务3.2设计组合逻辑电路版图设计实践：设计一个异或门电路。3.2.2设计异或门电路（3）仿真结果任务3.2设计组合逻辑电路版图（4）版图设计版图设计步骤：①对照电路图可知，异或门分为两级电路，第一级是输入为A和B的或非门，第二级由三个PMOS管和三个NMOS管组成，所以，我们用快捷键i调取一个或非门、三个PMOS管和三个NMOS管，PMOS管在上，NMOS管在下。②分析点路，由图可知，第二级电路的两个P管并联，一个P管与之串联，三个N管并联，P管栅极和N管栅极两两相连，为输入端，与第一级电路的输出相连，其中串联的P管和N管的漏端相连，为输出端。③用快捷键o调取contact接触孔和via通孔。④用快捷键p对所有端口进行连线。⑤用快捷键l对输入端、输出端、电源VDD和地GND打上标签。设计实践：设计一个异或门电路。3.2.2设计异或门电路任务3.2设计组合逻辑电路版图（4）版图设计版图设计注意点：①MOS管之间如果有两端相连，可以将两端直接重合，仅限于同种MOS管。②如果金属1不能满足连线要求，可以使用更高层的金属进行连线，底层金属和高层金属连线时要打上相应的via通孔。③GT层不能用于长连线。④标签必须要打在金属层上，且必须使用相应金属层次的TXT格式。设计实践：设计一个异或门电路。3.2.2设计异或门电路任务3.2设计组合逻辑电路版图逻辑功能：输入A和B相同时，输出Y为1；输入A和B不同时，输出Y为0。同或门也叫异或非，它的逻辑表达式为：3.2.3设计同或门电路任务3.2设计组合逻辑电路版图设计实践：设计一个同或门电路。同或门电路和符号3.2.3设计同或门电路（1）电路图和符号设计任务3.2设计组合逻辑电路版图同或门电路测试电路图设计实践：设计一个同或门电路。3.2.3设计同或门电路（2）仿真测试电路图任务3.2设计组合逻辑电路版图（3）仿真结果设计实践：设计一个同或门电路。3.2.3设计同或门电路任务3.2设计组合逻辑电路版图（4）版图设计版图设计步骤：①对照电路图可知，异或门分为两级电路，第一级是输入为A和B的与非门，第二级由三个PMOS管和三个NMOS管组成，所以，我们用快捷键i调取一个与非门、三个PMOS管和三个NMOS管，PMOS管在上，NMOS管在下。②分析电路，由图可知，第二级电路的两个P管并联，一个P管与之串联，三个N管并联，P管栅极和N管栅极两两相连，为输入端，与第一级电路的输出相连，其中串联的P管和N管的漏端相连，为输出端。③用快捷键o调取contact接触孔和via通孔。④用快捷键p对所有端口进行连线。⑤用快捷键l对输入端、输出端、电源VDD和地GND打上标签。设计实践：设计一个同或门电路。3.2.3设计同或门电路任务3.2设计组合逻辑电路版图版图设计注意点：①MOS管之间如果有两端相连，可以将两端直接重合，仅限于同种MOS管。②如果金属1不能满足连线要求，可以使用更高层的金属进行连线，底层金属和高层金属连线时要打上相应的via通孔。③GT层不能用于长连线。④标签必须要打在金属层上，且必须使用相应金属层次的TXT格式。设计实践：设计一个同或门电路。3.2.3设计同或门电路（4）版图设计任务3.2设计组合逻辑电路版图3.2.4设计全加器全加器是带进位输入和进位输出的加法运算单元，Ai是第1个加数，Bi是第2个加数，Ci-1为前级进位同时是第3个加数，Si是本位和，Ci是本级进位。输入输出AiBiCi-1SiCi0000000110010100110110010101011100111111任务3.2设计组合逻辑电路版图3.2.4设计全加器任务3.2设计组合逻辑电路版图3.2.4设计全加器任务3.2设计组合逻辑电路版图设计实践：设计一位全加器电路。全加器电路和符号3.2.4设计全加器（1）电路图和符号设计任务3.2设计组合逻辑电路版图设计实践：设计一位全加器电路。全加器电路测试电路图3.2.4设计全加器（2）仿真测试电路图任务3.2设计组合逻辑电路版图设计实践：设计一位全加器电路。（3）仿真结果3.2.4设计全加器任务3.2设计组合逻辑电路版图设计实践：设计一位全加器电路。（4）版图设计特点：①设计版图时，紧紧围绕几乎所有的器件共用几个输入信号，把A、B、C多晶分成段两列的形式，A多晶线在靠近VDD处实现转折连接，B多晶线在靠近GND处实现转折连接，C多晶线两段不能直接连接，在GND附近用金属1连接。②左面一列A、B、C多晶布局器件串并联，右面一列A、B、C多晶布局器件串联。整个电路分为4行，第2行和第3行组成进位电路的前级，第1行和第4行组成求和电路的前级。③为保证电路的输出驱动能力，两个反相器（进位和求和）均采用大宽长比以提供足够的驱动电流。3.2.4设计全加器任务3.2设计组合逻辑电路版图感谢观看项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目3设计CMOS数字电路单元版图任务3.1设计CMOS基本单元版图任务3.2设计组合逻辑电路版图任务3.3设计时序逻辑电路版图

了解掌握学习目标1、锁存器、触发器、二分频器的工作原理2、锁存器、触发器、二分频器的电路设计方法3、锁存器、触发器、二分频器的版图设计方法1、锁存器的电路结构以及不同构成方法2、时序电路版图设计技巧任务3.3设计时序逻辑电路版图3.3.1设计锁存器Latch电路CP为1时，输出Q等于D；CP为0时，输出Q处于保持状态，即存储信号功能。锁存器的分类包括RS锁存器、逻辑门控RS锁存器、逻辑门控D锁存器和传输门控D锁存器。任务3.3设计时序逻辑电路版图（1）电路图和符号设计传输门控D锁存器电路和符号设计实践：设计一个传输门控D锁存器。3.3.1设计锁存器Latch电路任务3.3设计时序逻辑电路版图CMOS电路测试电路图（2）仿真测试电路图设计实践：设计一个传输门控D锁存器。3.3.1设计锁存器Latch电路任务3.3设计时序逻辑电路版图（3）仿真结果设计实践：设计一个传输门控D锁存器。3.3.1设计锁存器Latch电路任务3.3设计时序逻辑电路版图（4）版图设计设计实践：设计一个传输门控D锁存器。3.3.1设计锁存器Latch电路版图设计步骤：①传输门控D锁存器由三个反相器和两个传输门组成，所以先画好一个反相器和一个传输门，用快捷键i调取或用快捷键C复制粘贴好所有的器件。②对照电路图的连线摆放反相器和传输门，确保连线简洁，面积最小。③用快捷键o调取contact接触孔和via通孔。④用快捷键p对所有端口进行连线。⑤用快捷键l对输入端、输出端、电源VDD和地GND打上标签。版图设计注意点：用金属进行连线时，所有竖线用同一层金属，所有横线用另一层金属，可以保证不会出现同层金属交叉，使用过多层次金属的连线混乱的现象。任务3.3设计时序逻辑电路版图3.3.2设计触发器DFF电路D触发器一般由传输门/反相器、传输门/反相器/与非门、传输门/反相器/或非门等不同形式构成。从触发方式上，D触发器可以分为上升沿触发和下降沿触发。从有无复位端、置位端上，D触发器又可以分为普通D触发器、带复位端的D触发器、带置位端的D触发器和带复位置位端的D触发器。电路采用主从触发器结构，每个触发器均由两个传输门和两个反相器组成。CMOSD触发器用途广泛，可以用于锁存器和移位寄存器。CMOSD触发器有无置位和复位端的D触发器和带复位端的CMOSD触发器两种类型。任务3.3设计时序逻辑电路版图3.3.2设计触发器DFF电路右图为带复位端的D触发器电路，无论触发器什么状态，当复位端R输入低电平，触发器立即清零。此触发器是上升沿触发，由传输门、反相器和与非门组成的主从触发器，前半部分为主触发器，后半部分为从触发器。R为高电平时，当时钟CP处于下降沿时，数据由输入端D输入，并存在主触发器中；当时钟CP处于上升沿时，存在主触发器中的信息传到输出端Q。任务3.3设计时序逻辑电路版图（1）电路图和符号设计带复位CMOSD触发器的电路和符号设计实践：设计一个带复位端的CMOSD触发器。3.3.2设计触发器DFF电路任务3.3设计时序逻辑电路版图（2）仿真测试电路图带复位CMOSD触发器测试电路图设计实践：设计一个带复位端的CMOSD触发器。3.3.2设计触发器DFF电路任务3.3设计时序逻辑电路版图（3）仿真结果设计实践：设计一个带复位端的CMOSD触发器。3.3.2设计触发器DFF电路任务3.3设计时序逻辑电路版图设计实践：设计一个带复位端的CMOSD触发器。3.3.2设计触发器DFF电路（4）版图设计版图设计步骤：①根据复位端的CMOSD触发器的结构，先画好一个反相器，一个传输门和一个二输入与非门，用快捷键i调取或用快捷键C复制粘贴好主触发器的所有的器件。②对照电路图的连线摆放主触发器的所有器件，确保连线简洁，面积最小。③用快捷键o调取contact接触孔和via通孔。④用快捷键p对主触发器的所有端口进行连线。⑤对照电路图发现，复位端的CMOSD触发器的从触发器与主触发器除了与非门和反相器位置对调外，其他连线基本一致，因此，根据主触发器版图，完成从触发器版图。⑥用快捷键l对输入端、输出端、电源VDD和地GND打上标签。任务3.3设计时序逻辑电路版图3.3.3设计二分频器时钟信号每输入一个周期，触发器的状态翻转一次，每输入两个周期，触发器就输出一个周期脉冲波形，通过这个电路可以得到占空比50%的信号。任务3.3设计时序逻辑电路版图（1）电路图和符号设计二分频器电路和符号设计实践：设计一个二分频器电路。3.3.3设计二分频器任务3.3设计时序逻辑电路版图（2）仿真测试电路图二分频器测试电路图设计实践：设计一个二分频器电路。3.3.3设计二分频器任务3.3设计时序逻辑电路版图（3）仿真结果设计实践：设计一个二分频器电路。3.3.3设计二分频器任务3.3设计时序逻辑电路版图（4）版图设计3.3.3设计二分频器设计实践：设计一个二分频器电路。版图设计步骤：①根据二分频器的结构，先画好一个反相器和一个传输门，用快捷键i调取或用快捷键C复制粘贴好主触发器的所有的器件。②对照电路图的连线摆放主触发器的所有器件，确保连线简洁，面积最小。③用快捷键o调取contact接触孔和via通孔。④用快捷键p对主触发器的所有端口进行连线。⑤对照电路图发现，二分频器的从触发器与主触发器结构和连线基本一致，因此，根据主触发器版图，完成从触发器版图。⑥用快捷键l对输入端、输出端、电源VDD和地GND打上标签。任务3.3设计时序逻辑电路版图感谢观看集成电路版图设计与实践项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目4

设计运算放大器版图任务4.1认识运算放大器任务4.2设计单级运算放大器版图任务4.3设计两级运算放大器版图

了解掌握学习目标运算放大器的基本符号运算放大器负反馈的类型运算放大器负反馈的基本原理运算放大器的电路结构运算放大器的基本参数运算放大器负反馈的结构任务4.1认识运算放大器4.1.1运算放大器基本特性1.认识运算放大器符号和参数（1）运算放大器的基本符号任务4.1认识运算放大器（2）CMOS运算放大器性能1）输入特性参数①输入失调电压VOS

②输入失调电压的温度系数DVOS/DT(即温漂)③输入偏置电流④输出电阻与输入电阻⑤线性范围⑥输入共模电压范围2）转移特性参数①开环直流(低频)电压增益Avd②共模抑制比CMRR3）运算放大器的频率参数①-3dB带宽△f②单位增益带宽fc③全功率带宽fp④输入电压转换速率⑤建立时间ts

4）其他参数静态功耗PW任务4.1认识运算放大器2.认识运放结构

任务4.1认识运算放大器2.认识运放结构

任务4.1认识运算放大器2.认识运放结构

任务4.1认识运算放大器2.认识运放结构

任务4.1认识运算放大器2.认识运放结构

任务4.1认识运算放大器作业1、运放常用的基本参数有哪些？2、运放结构有哪些类型？任务1.1认识Linux操作系统感谢观看集成电路版图设计与实践项目2

认识集成电路设计软件项目4设计运算放大器版图项目3设计CMOS数字电路单元版图项目1

认识半导体器件与制造工艺行业PPT模板/hangye/项目6综合实践—设计低压差线性稳压器版图项目5设计基准源电路版图目录项目4

设计运算放大器版图任务4.1认识运算放大器任务4.2设计单级运算放大器版图任务4.3设计两级运算放大器版图

了解掌握学习目标1、掌握单级运算放大器版图匹配设计的基本规则1、了解版图匹配设计的原理与基本要求2、了解电流镜、差分管版图的绘制、布局方法任务4.2设计单级运算放大器失配的成因与影响常见的失配：系统失配、随机失配失