微型计算机技术及应用(第3版)第13章总线-第14章主机系统的结构和工作原理

第13章总线本章重点总线的分类和性能指标ISA总线和EISA总线的主要信号PCI总线的特点和主要信号的含义微型机系统的层次化局部总线结构外部总线IDE的主要信号SCSI总线和ATA总线的比较RS－232－C总线的电平标准和信号USB总线的概况MULTIBUS总线的信号分类MULTIBUS总线的仲裁方式教学建议 以局部总线为基础，再概述外部总线，MULTIBUS部分可以自学，MULTIBUS总线对于从事高层次系统设计的研究人员十分重要。本章用5学时，其中：局部总线3学时

外部总线2学时MULTIBUS总线自学总线结构带来的优点：支持模块化设计开放性和通用性灵活性好13.1总线的分类和性能指标分类：内部总线局部总线系统总线外部总线性能：总线宽度总线频率传输率13.2PC机的局部总线局部总线ISA局部总线MCA局部总线EISA局部总线VESA局部总线PCI13.2.1局部总线ISA构成：主槽：62脚（在14章有对其信号的详细说明）附加槽：36脚数据线（8条）地址线（4+3条）控制线13.2.2局部总线MCA（1）分类：16位MCA32位MCA（2）优点：大大提高系统性能自动检测适配器对地址线分布精心设计（2）缺点：和ISA总线不兼容13.2.3局部总线EISAEISA的新增信号：LA31～LA24、LA16～LA2 地址线BE3#～BE0# 字节允许D31～D16 高16位数据线CMD# 结束信号START# 起始信号MREQn# 总线主控请求MACKn# 总线主控确认MSBURST# 主设备突发传输SLBURST# 从设备突发传输M/IO# 存储器/外设选择W/R# 读写信号LOCK# 总线锁定EX32#和EX16# 总线标准信号EXRDY 准备好信号13.2.4 局部总线VESA（1）特点：数据宽度为32位，可扩展为64位，频率为33MHz，传输率可达132MB/s允许适配器直接连CPU总线支持回写式Cache

（2）缺点：没有设置缓冲器只能连接3个扩展卡13.2.5局部总线PCIPCI总线的特点PCI总线的信号1.PCI总线的特点高传输率高效率即插即用独立于CPU负载能力强、易于扩展兼容各类总线2.PCI总线的信号（1）地址和数据信号AD31～AD0

地址/数据C/BE3#～C/BE0# 总线命令/字节允许PAR

奇偶校验（2）接口控制信号FRAME# 帧数据总线周期信号TRDY# 从设备准备好信号IRDY# 主设备准备好信号

STOP# 停止信号DEVSEL# 设备选择信号IDSEL# 初始化设备选择信号（3)出错指示信号PERR# 奇偶校验出错SERR# 系统出错

(4)总线仲裁信号REQ# 总线请求GNT# 总线请求允许(5)系统信号CLK 时钟RST# 复位

(6)64位扩充信号AD63～AD32

地址/数据扩充C/BE7#～C/BE4# 高32位命令和字节允许扩充PAR64

奇偶校验REQ64# 64位传输请求ACK64# 64位传输应答(7)Cache信号SBO# 测试Cache后返回信号SDONE# Cache测试完成

(8)测试信号TCK 对时钟信号进行测试TDI 对输入数据作测试TDO 对输出数据作测试TMS 对模式选择作测试TRST# 对RESET作测试

(9)总线锁定信号LOCK# 总线锁定信号

(10)中断信号INTA、INTB#、INTC#、INTD# 中断请求信号

13.3微型机系统中的层次化局部总线微型机系统中多层次的局部总线

13.4外部总线(1)分类并行通信总线串行通信总线(2)用途：连接外设13.4.1外部总线IDE和EIDE(1)IDE总线的主要信号D15～D0 16位数据线CS1#～CS0# 选通IOR#，IOW# 读写DRQ和DACK# DMA请求和应答RST 复位信号IOCS16# 16位传输选通IORDY I/O设备准备好IRQ 中断请求EIDE总线特点：兼容IDE信息量大传输率高13.4.2外部总线SCSISCSI的概况SCSI中的创新技术SCSI和ATA的比较1.SCSI的概况（1）连接方式单极双极（2）信号组织机制异步方式同步方式2.SCSI中的创新技术双沿触发DT技术自适应机制快速仲裁机制封包传输技术3.SCSI和ATA的比较（1）设计目标SCSI目标是高性能ATA目标是低成本（2）软件SCSI需要驱动支持ATA不需要（3）CPU占用率SCSI低ATA高13.4.3外部总线RS-232-CRS-232-C标准：信号电平标准控制信号的定义

TTL和RS-232-C之间的电平转换

13.4.4通用串行总线USB串行接口连接简单适用于中速、低速的串行外设需软硬件支持13.5系统总线MULTIBUS特点：独立于CPU灵活性强可靠性和抗干扰性好13.5.1MULTIBUS的信号（1）地址线和相应的控制线20根地址线：ADR13#~ADR0#RAM禁止信号INH1#ROM禁止信号INH2#（2）数据线和相应的联络线双向数据线：DATF#～DAT0#存储器读信号：MRDC#存储器写信号：MWTC#I/O读信号：IORC#I/O写信号：IOWC#

数据传输控制的信号：XACK#数据高位字节允许信号：BHEN#（3）中断控制信号

中断请求线：INT7#～INT0#中断允许线：INTA#（4）总线裁决控制信号

总线时钟信号：BCLK#总线优先权输入信号：BPRN#

总线优先权输出信号： BPRO#总线忙信号： BUSY#总线请求信号： BREQ#公共的总线请求信号 CBRQ#

（5）其他信号地线＋5V、－5V、＋12V、－12V电源线恒定时钟线： CCLK#13.5.2MULTIBUS的总线操作MULTIBUS的读操作和写操作MULTIBUS的字节交换总线仲裁1.MULTIBUS的读操作和写操作读操作时序图

写操作时序图

2.MULTIBUS的字节交换字节交换的数据传输路径（┄┄表示字节交换路径）MULTIBUS字节交换器的具体电路

3.总线仲裁串行的总线仲裁方式

总线仲裁器的基本电路

并行的总线优先权仲裁

并行的总线优先权仲裁时序和总线控制权交换时序(a)优先权仲裁时序(b)控制权交换时序

第14章主机系统的结构和工作原理本章重点16位微机的系统结构，包括系统板、CPU子系统、接口部件子系统、ROM和RAM子系统Pentium的系统主机板的结构教学建议 以IBMPC系统为基础，讲清各个子系统的原理，讲述Pentium主机板时以总线槽和控制芯片组为重点。本章用6学时，其中：IBMPC系统5学时Pentium系统1学时

14.116位微机的系统结构16位微机系统板概述CPU子系统接口部件子系统IBMPC/XT的62芯总线和外部设备的连接ROM子系统和RAM子系统14.1.116位微机系统板概述IBMPC/XT系统板上的电路主要功能块：CPU子系统接口部件子系统总线ROM子系统RAM子系统

IBMPC/XT系统中的接口部件DMA控制器8237A-5计数器/定时器8253-5中断控制器8259A并行接口8255AIBMPC/XT系统板部件框图

14.1.2CPU子系统总线控制器82888088、8284A和8288的协调工作等待逻辑电路

1.总线控制器82888288原理框图

2.8088、8284A和8288的协调工作3.等待逻辑电路READY信号的建立

14.1.3接口部件子系统片选信号的产生DMA控制逻辑中断控制逻辑计数器/定时器的连接和使用并行接口的连接和使用键盘接口和扬声器接口1.片选信号的产生2.以8237A-5为中心的DMA控制逻辑DMA控制逻辑

3.以8259A为中心的中断控制逻辑IBMPC/XT的中断控制逻辑

4.计数器/定时器8253-5在系统中的连接和使用三个内部寄存器的使用：计数器0——提供时间基准计数器1——动态RAM刷新定时计数器2——送到扬声器8253-5在IBMPC/XT中的连接

5.并行接口8255A-5在系统中的连接和使用6.IBMPC/XT的键盘接口和扬声器接口IBMPC/XT的键盘接口

扬声器接口电路

14.1.4IBMPC/XT的62芯总线和外部设备的连接（1）数据线D7～D0

双向数据线（2）地址线A19～A0

地址总线

（3）控制线ALE 地址锁存允许输出信号IRQ2～IRQ7

中断请求输入信号IOR# I/O读命令输出IOW# I/O写命令输出MEMR# 存储器读命令MEMW# 存储器写命令DRQ1～DRQ3 8237A-5的通道1～通道3的 DMA请求输入信号DACK0#～DACK3# DMA通道0～通道3的响应信 号AEN 地址允许信号T/C 计数结束信号输出RESETDRV 系统总清信号（4）状态线I/OCHCK# I/O通道奇偶校验信号I/OCHRDY I/O通道准备好信号（5）辅助线和电源线OSC 晶体振荡信号CLOCK 系统时钟信号CARDSLCTD# 插件板选中信号

14.1.5ROM子系统和RAM子系统IBMPC/XT的内存分配ROM子系统RAM子系统1.IBMPC/XT的内存分配（1）低地址区(0000～9FFFFH)为RAM区：中断向量DOS数据驱动程序用户程序（2）A0000H～BFFFFH作为显示存储区（3）C0000H～EFFFFH为ROM区：ROMBASIC解释程序系统ROMBIOS

2.ROM子系统系统板上ROM的连接

3.RAM子系统（1）RAM的刷新（2）U56产生译码信号的条件：XMEMR#为低电平，或XMEMW#为低电平8237A-5的通道0未执行DMA操作

U44的Q0端输出高电平

行地址选通信号和列地址选通信号的产生

IBMPC/XT的RAM结构图

14.2Pentium系统及其主机板Pentium的主机系统Penti