OpenHarmony嵌入式系统原理与应用-基于海思Hi3861芯片 课件 第2章 海思Hi3861硬件基础

第2章海思Hi3861硬件基础<code/:>PHPHTML5引言本章学习目标了解华为海思Hi3861芯片功能熟悉Hi3861内部模块设计方法及功能掌握GPIO引脚复用掌握中断系统的原理及使用2第2章海思Hi3861硬件基础2.1Hi3861简介2.2存储器空间映射2.3输入/输出端口32.4中断系统2.1.1功能描述Hi3861V100支持20MHz标准带宽和5MHz/10MHz窄带宽，提供最大72.2Mbit/s物理层速率。Hi3861V100WiFi基带支持正交频分复用（OFDM）技术，并向下兼容直接序列扩频（DSSS）和补码键控（CCK）技术，支持IEEE802.11b/g/n协议的各种数据速率。芯片内置SRAM和Flash，可独立运行，并支持在Flash上运行程序。Hi3861V100支持HuaweiLiteOS和第三方组件，并配套提供开放、易用的开发和调试运行环境。Hi3861V100的主要功能特点：4（1）32位高能效RISC-V指令集架构（一种基于精简指令集（RISC）原则的开源指令集架构）CPU，最大工作频率为160MHz。（2）内置352KB的SRAM以及2MB的Flash。（3）多种外设接口支持：15个通用输入/输出（GeneralPurposeInput/Output，GPIO）接口；7路模数转换器（AnalogtoDigtalConverter，ADC）输入；6路脉宽调制（PulseWidthModulation，PWM）输出；3个通用异步收发器（UniversalAsynchronousReceiverandTransmitter，UART）接口；2个串行外设接口（SynchronousPeripheralInterface，SPI）；2个内部集成电路（TheInterIntegratedCircuit，I2C）接口；1个内部集成电路音频（Inter-ICSound，I2S）接口；1个安全数字输入输出（SecureDigitalInput/Output，SDIO）接口；2.1.1功能描述

以Hi3861为核心处理器，根据需求，通过外围电路进行扩展，可实现相应的功能板。该板通过USBTypeC供电并实现程序烧录功能，支持UART、GPIO的USB接口和支持I2C总线、SPI总线、UART、GPIO的RJ12接口。另外还有外置风扇与蜂鸣器各一个。功能板原理图如下图所示。52.1.2引脚功能Hi3861V100的封装是QFN32（方形扁平无引脚封装），下图是其引脚图。各引脚按功能可分为电源、使能、输入输出、地等，其中输入输出可作为通用输入输出，还可经过配置实现特定的功能，如UART、PWM、I2C等。62.1.3电源电源是向电子设备提供功率的装置，也称电源供应器，它提供计算机中所有部件所需要的电能。电源功率的大小，电流和电压是否稳定，将直接影响计算机的工作性能和使用寿命。Hi3861V100有多个电源管脚，每个电源管脚都具有不同的功能，其管脚功能如表所示。72.1.3电源82.1.3电源最常用的管脚及功能如下：（1）使能：PMU_PWRONPMU_PWRON脚用于管脚使能，高电平使能，低电平失能。（2）输入输出：IOIO2/IO6/IO8为硬件配置字，不可上拉，若模组上电瞬间IO2/IO6/IO8为高电平，则模组不进入正常工作模式。IO3/IO4为UART0调试串口，用于固件烧录。IO11/IO12为UART2业务串口，用于收发AT指令、与主板通讯。表2-2简要介绍了各引脚及其特定功能。（3）地：GND管脚GND管脚（接地）和电源管脚配合使用，为整个系统提供稳定的电源。92.1.4内部系统功能1.复位系统复位一般分为四种：外部RST复位，软件复位，掉电复位/上电复位，看门狗复位。复位模块根据输入控制信号产生各模块的复位信号，支持整个芯片全局复位和各个模块的单独复位。复位信号异步生效，同步撤离。复位控制的输入信号分为：全局复位控制、单独模块复位控制。芯片可以使用的复位控制方式如下表所示。102.1.4内部系统功能2.时钟时钟信号主要由晶振提供，晶振又叫晶体振荡器，从名字可以看出，它注定一生都要不停的震荡，为整个系统提供基准时钟信号。可以说晶振就是整个体统的“心脏”。时钟管理模块对芯片时钟输入、生成、控制进行统一的管理，其功能包括：时钟输入的管理和控制、时钟分频和控制、各模块工作时钟的生成。时钟管理模块主体包括：PLL频率控制、时钟分频和时钟源选择控制、时钟门控管理。112.1.5时钟参考设计1.晶体输入模式在使用外部晶体时，电路结构如图所示。12其中，外部Crystal电气特性的要求如下表所示。2.1.5时钟参考设计其中：CL：Crystal内部的负载电容。Rr：Crystal内部的等效电阻。Rr×CL×CL<9000可以满足起振要求。Q=Wl/Rr,Q值是品质因数，太小会影响频率稳定。晶振的负载电容公式=[(Cd*Cg)/(Cd+Cg)]+Cic+

C式中Cd，Cg为分别接在晶振的两个脚上和对地的电容，Cic(集成电路内部电容)+

C（PCB上电容）经验值为3pf至5pf。132.1.5时钟参考设计2.参考时钟频率选择可支持24MHz、40MHz参考时钟频率。参考时钟频率的选择通过GPIO02的硬件配置字进行判断，上电时通过读取GPIO02高低电平选择内部分频系数。频率选择管脚参考电路图如图所示。142.1.5时钟参考设计3.RTC时钟Hi386LV100芯片需要外部提供32.768kHzRTC时钟，用于低功耗处理。Hi3861V100/Hi3881V100不支持外部RTC低功耗应用。32.768kHzRTC有源时钟和无源时钟的电气特性要求如下表所示。152.1.5时钟参考设计RTC参考电路设计如图所示，上图为有源晶振的参考设计，VCC供电电平为VDDIO；下图为无源晶体的参考设计。162.1.5时钟参考设计4.时钟分配正常工作时主要时钟分配如下表所示。172.1.6电源参考设计1．电源管理任何电子设备都需要供电，Hi3861的电源分别为5V和3.3V这两个标准，由type-c接口提供5V电压，使用B1117N低压差稳压器将5V电压降至3.3V电压，从而满足系统内所需电源。5V转3.3V原理图如图所示。182.1.6电源参考设计2．系统工作模式Work

：正常工作状态，所有电源供电均打开，完成正常的WiFi收发等业务。LightSleep：浅睡模式为可快速恢复业务收发的睡眠模式，关闭收发时钟以降低功耗。此时CPU配置为WFI（WaitForInterrupt）模式，等待中断唤醒后恢复收发，Flash、IO保持供电（VDDIO），SDIO由软件控制是否掉电，可通过SDIO唤醒系统（SDIO中断）；SoC系统可选晶体或PLL时钟，时钟频率和外设的通信速率有关。DeepSleep：深睡模式会关闭大部分业务使用电源以降低功耗。保留GPIO、RTC、外置TSF（TimingSynchronizationFunction）模块，可从深睡中唤醒，系统重新上电，等待CPU启动恢复业务收发。此时Flash关闭供电，IO保持供电。该模式下SDIO可软件配置保留电源，可通过SDIO唤醒系统（SDIO配置为非Sleep模式），RAM可配置为RETENTION。UltraDeepSleep：超深睡模式为最低功耗模式。此时芯片关闭了大部分电源以降低功耗，RAM（RandomAccessMemory）均掉电。支持芯片管脚GPIO3/5/7/14唤醒系统，通过唤醒管脚可唤醒系统。Shutdown：关机模式，芯片通过PMU_PWRON管脚拉低之后进入Shutdown模式。当PMU_PWRON管脚拉高后退出Shutdowm模式，进入到Work模式。192.1.6电源参考设计3．电源规格Hi3861V100&Hi3861LV100&Hi3881V100需要的外部电源包括：电池电源VBAT、IO电源VDDIO。芯片内部主要集成了BUCK和多个低压差线性稳压器（LDO）：BUCK：作为一个中间的电源平面给多个LDO提供电源；LDO：分为给数字提供电源的LDO和低噪音LDO；PMU内部有一个BUCK提供1.3V电源。推荐工作条件如下表所示。1P3电源的产生方式有两种：一种是通过内部DC-DC产生、一种是通过内部LDO方式产生。202.1.6电源参考设计4．VBAT电源芯片包含两个VBAT电源输入管脚：VDD_PMU_VBAT1：提供BUCK的输入电压。VDD_PMU_VBAT2：提供PALDO的输入电压。VBAT支持2.3~3.6V输入，VBAT电源可以由外部PMU芯片或者外部BUCK电路生成提供。TX功率输出功率需满足：2.3V相对3.3V同等EVM情况下，输出功率会变化，变化幅度根据不同目标功率和速率会有不同。以11n_MCS7_HT20为例，常温下当3.3V下目标功率为15dBm时，电压降低到2.3V左右输出会降低1~1.5dB左右。212.1.6电源参考设计5．VBAT参考电路VBAT给芯片提供工作电源，VDD_PMU_VBAT1和VDD_PMU_VBAT2每个输入管脚各放一个电容用于储能滤波。参考电路如图所示，VBAT电源设计如表所示。222.1.6电源参考设计6．VBAT输入电源要求芯片输入电源要求如下：要求电源噪声峰峰值在

3%以内。选择合适的电感和输出滤波电容，能够更有效抑制纹波和谐波干扰。232.1.6电源参考设计7．VDDIO电源芯片包含两个VDDIO电源输入管脚：VDDIO1、VDDIO2支持1.8V/VBAT电压，电源纹波≤50mV,推荐设计建议如表所示，参考电路图如图所示。推荐1.8V/VBAT电压由外部BUCK电路或者LDO电路生成。242.1.6电源参考设计8．内部电源滤波电路内部电源中的VDD_PMU_CLDO、VDD_WL_RF_VCO_1P2需要外接滤波电容，推荐设计建议如表所示，参考电路图如图所示。252.1.6电源参考设计9．RFLDO1RFLDO1电源由芯片管脚VDD_PMU_RFLDO1输出，输出滤波电容1μF。RFLDO1给两个管脚供电，分别是VDD_WL_RF_LNA_1P2和VDD_WL_RF_TRX_1P2,推荐设计建议如表所示，参考电路如图所示。262.1.6电源参考设计10．BUCK/LDO电源芯片包含2个1P3电源输入管脚：VDD_BUCK_1P3、VDD_PUM_1P3该1P3电源可以由内部BUCK生成或由内部LDO电源提供，BUCK电源设计建议如表所示。272.1.6电源参考设计内部BUCK由VDD_PMU_VBAT1提供输入电压，由PMU_BUCK_LX输出开关信号，因此需要外接电感和输出电容。内置BUCK参考电路如图所示，LDO电源设计建议如表所示。282.1.6电源参考设计11．PA供电外部提供给VDD_WL_RF_PA2G_3P3供电，可与VBAT电源接在一起，设计建议如表所示，参考电路如图所示。292.1.7注意事项PMU_PWRON为上电使能管脚，该管脚上电必须要晚于VBAT和VDDIO1ms以后上电。建议在PMU_PWRON保留RC延时电路。R=100KΩ，C=100nF。PMW_PWRON由HOST控制，正常情况下HOST启动的时间远远＞1ms，对应的R、C可以预留不上电。在内部LDO模式输出下VDD_BUCK_1P3的滤波电容必须≥2.2μF，如果电容焊接不良或者电容太小会导致软件异常报错。30第2章海思Hi3861硬件基础2.2存储器空间映射2.1Hi3861简介2.3输入/输出端口312.4中断系统2.2存储器空间映射“映射”这个词，就是建立种一一对应关系，在这里主要是指硬盘上文件的位置与进程逻辑地址空间中一块大小相同的区域之间的一一对应。这种对应关系纯属是逻辑上的概念，物理上是不存在的，原因是进程的逻辑地址空间本身就是不存在的。在内存映射的过程中，并没有实际的数据拷贝，文件没有被载入内存，只是逻辑上被放入了内存。重映射时地址映射关系如图所示。32第2章海思Hi3861硬件基础2.3输入/输出端口2.1Hi3861简介2.2存储器空间映射332.4中断系统2.3输入/输出端口VIL（InputLowVoltage）为低电平输入电压。VIH（Inputhighvoltage）为高电平输入电压。VOL（Outputlowvoltage）为低电平输出电压。VOH（Outputhighvoltage）为高电平输出电压。要保证后级逻辑电路能够正常识别前级的高电平，则前级的高电平输出最小值VOHmin必须大于后级输入高电平要求的最小值VIHmin。同样，要保证后级逻辑电路能够正常识别前级的低电平，则前级的低电平输出最大值VOLmax必须小于后级输入低电平要求的最大值VILmax。IO口电气参数如下：（单位：V）342.3输入/输出端口GPIO复用就是可以将具有复用功能的引脚的功能进行重新配置。在GPIO复用表中可以看出每个引脚的功能与用法，在GPIO使用时可以对照表中功能进行配置。GPIO_02对应模组IO2，IO口的用法参见下表。35第2章海思Hi3861硬件基础2.4中断系统2.1Hi3861简介2.3输入/输出端口362.2存储器空间映射2.4.1中断分配芯片支持向量模式和直接模式的中断方式，支持边沿和电平两种中断触发方式。支持优先级可编程，优先级配置寄存器（共3bit）可配置8级的优先级。中断向量包括：

CPU的内部标准中断：中断编号0～25（中断编号是系统为每个中断源分配的代号，用于标识不同的中断请求来源。这些编号在计算机系统中起着关键作用，允许CPU区分并响应来自不同设备或事件的中断请求。）。CPU外部的非标准中断：所支持的非标准中断编号如下表所示。372.4.1中断分配382.4.2中断结构391.NMI中断NMI（Non-MaskableInterrupt）中断用于控制软件和逻辑对EFUSE特定区域的烧写，由寄存器触发，通过写TEE_NMI_INT[tee_nmi_int]为1触发NMI中断。TEE_NMI_INT[tee_nmi_int]不会自动清零，在触发中断后需要将该值写回0。在触发NMI中断后CPU会告知EFUSE控制逻辑此时CPU处于NMI中断模式，仅在此状态下才可以烧写EFUSE的特定区域。2.4.2中断结构402.软中断软中断为通过配置寄存器触发中断的中断触发方式，包含4个可以通过写寄存器触发的中断（软中断0～软中断3）。软中断0～软中断3的触发方式相同，以使用软中断0为例，配置步骤如下：（1）写SOFT_INT_EN[soft_int0_en]为1，打开软中断0的使能。（2）写SOFT_INT_SET[soft_int0_set]为1，将软中断0置位。此寄存器为自清零寄存器，写1后自动回零，写0无效。（3）软件进入软中断0处理程序，此时可读取SOFT_INT_STS[soft_int0_sts]查询中断状态：0：无中断。1：有中断。（4）写SOFT_INT_CLR[soft_int0_clr]为1，清除软中断0。此寄存器为自清零寄存器，写1后自动回零，写0无效。2.4.3中断寄存器41中断系统寄存器概览如表所示，通过设置寄存器的值可实现对应中断寄存器功能。2.4.4寄存器描述421．SOFT_INT_ENSOFT_INT_EN为软中断使能寄存器。绝对地址为：0x50000280，总复位值为0x0000。2.4.4寄存器描述432．SOFT_INT_SETSOFT_INT_SET为软中断置位寄存器。绝对地址为：0x50000284，总复位值为0x0000。2.4.4寄存器描述443．SOFT_INT_STSSOFT_INT_STS为软中断状态查询寄存器。绝对地址为：0x5000028C，总复位值为0x0000。2.4.5RTC45RTC的功能是从预置的数据开始递减直至0，产生中断。RTC的初始数据、工作模式、中断方式均可以通过寄存器配置，且RTC可以独立进行时钟使能，以及灵活指定时钟间隔。芯片中有4个相同且可独立配置的RTC。RTC具有以下功能特点：4个32bit可独立配置的RTC单元；支持自由模式和周期模式；每个RTC单元可以独立进行使能；每个RTC均配置有独立的中断；支持锁定当前的计数值。RTC工作时钟频率可选择32KHz或晶体时钟（40/24MHz）。RTC支持自由模式和周期模式，每个RTC均可单独配置：在自由模式下，定时器从0xFFFF_FFFF递减计数到0；在周期模式下，计数器从寄存器TIMERx_LOADCOUNT（x=1～4）的值计数到0。注意：为了避免不同步问题，在进行设置TIMER3_LOADCOUNT、TIMER4_LOADCOUNT之前必须将RTC关闭。在配置RTC模式为自由模式工作之前，必须设置TIMER3_LOADCOUNT、TIMER4_LOADCOUNT的所有有效位都为1。2.4.6寄存器概览462.4.7寄存器描述471．TIMER1_LOADCOUNTTIMER1_LOADCOUNT为定时器1的初始值寄存器。绝对地址为：0x000，总复位值为0x0000_0000。2．TIMER1_CURRENTVALUETIMER1_CURRENTVALUE为定时器1的当前值寄存器。绝对地址为：0x004，总复位值为0x0000_0000。2.4.7寄存器描述483．TIMER1_CONTROLREGTIMER1_CONTROLREG为定时器1的控制寄存器。绝对地址为：0x008，总复位值为0x0000_0000。2.4.7寄存器描述494．TIMER1_EOITIMER1_EOI为定时器1的清中断寄存器。绝对地址为：0x00C，总复位值为0x0000_0000。5．TIMER1_INTSTATUSTIMER1_INTSTATUS为定时器1的中断状态寄存器。绝对地址为：0x010，总复位值为0x0000_0000。2.4.7寄存器描述506．TIMER2_LOADCOUNTTIMER2_LOADCOUNT为定时器2的初始值寄存器。绝对地址为：0x014，总复位值为0x0000_0000。7．TIMER2_CURRENTVALUETIMER2_CURRENTVALUE为定时器2的当前值寄存器。绝对地址为：0x018，总复位值为0x0000_0000。2.4.7寄存器描述518．TIMER2_CONTROLREGTIMER2_CONTROLREG为定时器2的控制寄存器。绝对地址为：0x01C，总复位值为0x0000_0000。2.4.7寄存器描述529．TIMER2_EOITIMER2_EOI为定时器2的清中断寄存器。绝对地址为：0x020，总复位值为0x0000_0000。10．TIMER2_INTSTATUSTIMER2_INTSTATUS为定时器2的中断状态寄存器。绝对地址为：0x024，总复位值为0x0000_0000。2.4.7寄存器描述5311