CN119495251A 像素电路及其驱动方法和显示面板 （成都辰显光电有限公司）

本发明公开了一种像素电路及其驱动方法控制模块的输出端的电位和第一发光控制信号耦合单元用于根据电位控制模块的输出端的电于改善像素电路在关闭时因关闭延迟导致的显2所述第一子单元的控制端所述时间控制模块的输出端连接所述第二子单元包括第二晶体管，所述第二晶体管的栅极为所述第二子单元的控制优选地，所述第一晶体管的沟道类型与所述第二晶体管优选地，所述第一耦合单元包括第一电容，所述第一电4.根据权利要求1所述的像素电路，其特征在于，所述时间控制模块包括第一驱动单优选地，所述时间控制模块还包括第一补偿单元，所述3优选地，所述时间控制模块还包括复位单元，所述复位优选地，所述时间控制模块还包括第一初始化单元、第一优选地，所述电流控制模块包括第二驱动单元和第三发光优选地，所述电流控制模块还包括第四发光控制单元优选地，所述电流控制模块还包括第一存储单元和第二4在第一数据写入阶段，控制所述时间控制模块将所述在发光阶段，控制所述时间控制模块根据所述第一所述第一电源线上的第一电源电压或所述第二电源线上的第二电源电压至所述第一耦合在发光阶段，控制所述第二子单元响应所述第一发光控制信在发光结束时刻，控制所述第一子单元响应所述时间控制模块的输出端的电位关断，控制端与第一扫描线连接，所述第一补偿单元的第一端与所述第一驱动单元的第二端连5在第一初始化阶段，控制所述第一初始化单元响应在补偿阶段，控制所述第一补偿单元和所述第一发光在第一数据写入阶段，控制所述第一数据线上的电扫频信号，通过所述第二耦合单元将所述第一数据信号写入至所述第一驱动单元的控制在复位阶段，控制所述复位单元响应所述复位信号初始化信号线上的第一初始化电压传输至所述二初始化单元连接于第三初始化信号线和所述在第二初始化阶段，控制所述第二初始化单元响应在第二数据写入阶段，控制所述数据写入单元和所优选地，所述第二数据写入阶段与所述第一初始化阶段67应所述时间控制模块的输出端的电位和所述第一发光控制信号线上的第一发光控制信号，输出所述第一电源线上的第一电源电压或所述第二电源线上的第二电源电压至所述第一[0015]应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特8员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范在第一数据写入阶段将数据写入端N1接入的第一数据信号Vdata_t写入至控制端G1，并在控制模块10的输出端PW的电位和第一发光控制信号线上的第一发光控制信号EM1，输出第一电源线上的第一电源电压VDDW或第二电源线上的第[0038]具体地，第一电源线上的第一电源电压VDDW和第二电源线上的第二电源电压VSS9PW的电位和第一发光控制信号线上的第一发光控制信号EM1，将第一电源线上的第一电源控制模块10的输出端PW的电位和第一发光控制信号线上的第一发光控制信号EM1，将二电201的控制端时间控制模块10的输出端PW连接，第一子单元201的第一端与第一电源线连[0042]具体地，第一子单元201的控制端为电位控制模块20的第一控制端，第一子单元201的第一端为电位控制模块20的第一输入端，第一子单元201的第二端与第二子单元202的第二端连接在一起作为电位控制模块20的输出端。第二子单元202的控制端为电位控制二子单元202用于响应第一发光控制信号将第二电源电压VSS管M1的栅极为第一子单元201的控制端，第一晶体管M1的第一极为第一子单元201的第一晶体管M2共同构成反相放大器。以时间控制模块10响应自身控制端G1的低电平导通为例，的驱动能力，第一节点A的电位由第一晶体管M1主导，第一节点A的电压为第一电源电压40连接于第三电源线和发光元件50的第一端之间，发光元件50的第二端与第二电源线连间控制模块10的输出端PW的电压逐渐升高(第一电源电压VDDW经时间控制模块10逐渐传输时间控制模块10的输出端PW之间，第二耦合单元102的第一端为时间控制模块10的数据写入端N1与第一数据线连接，第二耦合单元102的第二端与第一驱动单元101的控制端连接。第二耦合单元102用于在发光阶段之前将第一数据信号Vdata_t耦合至第一驱动单元101的元402的控制端为电流控制模块40的控制端，第三发光控制单元402和第二驱动单元401串联连接于第三电源线和发光元件50的第一端之间。第二驱动单元401用于在第三发光控制一端与第一驱动单元101的第二端连接，第一补偿单元103的第二端与第一驱动单元101的第一端与第一初始化信号线连接，所述复位单元104的第二端与所述时间控制模块10的输线上的第一初始化电压Vref1传输至时间控制模块10的输出端PW，对时间控制模块10的输元107的第一端与第二初始化信号线连接，第一初始化单元107的第二端与第一驱动单元105的第一端与第一电源线连接，第一发光控制单元105的第二端与第一驱动单元101的第106的第一端与第一电源线连接，第二发光控制单元106的第二端与第一驱动单元101的第元101控制端和第一端之间的开态电容对第一驱动单元101控元404连接于第二驱动单元401的第二端和控制端之间，数据写入单元403连接于第二数据初始化单元406用于将第三初始化信号线上的第三初始化电压Vref3传输至第二驱动单元单元407连接于第三发光控制单元402的控制端和第三电源线之间，第二存储单元408连接第六晶体管M6和第七晶体管M7连接至第一电源线，第六晶体管M6的栅极与第一扫描线连M8的第一极与第二初始化信号线连接，第八晶体管M8的第二极与第三晶体管M3的栅极连[0064]图10为本发明实施例提供的一种像素电路的驱动时序示意图，可用于图9所示像控制信号线被配置为传输高电平的第一发光控制信号EM1，第二发光控制信号线被配置为一发光控制信号线被配置为传输高电平的第一发光控制信号EM1，第二发光控制信号线被[0067]同时，第二初始化信号线上的第二初始化电压Vref2经第八晶体管M8传输至第三光控制信号线被配置为传输高电平的第一发光控制信号EM1，第二发光控制信号线被配置源电压VDDW经第六晶体管M6、第三晶体管M3和第四晶体管M4写入至第三晶体管M3的栅极实现对第三晶体管M3的阈值补偿。同时第一数据线上传输的第一数据信号Vdata_t写入到制信号线被配置为传输高电平的第二发光控制信号EM2。第一数据线上传输的第一数据信第一端的电压由Vdata_t拉高至Vdata’,则第二电容C2第二端的电压为Vdata’+VDDW+配置为传输高电平的第一发光控制信号EM1，第二发光控制信号线被配置为传输高电平的配置为传输低电平的第一发光控制信号EM1，第二发光控制信号线被配置为传输低电平的体管M1关断时，第二晶体管M2主导第一节点A的电位，第一节点A的电压由第一电源电压压，形成G1节点电压降低—PW节点电压降低—第一节点A电压降低—G1节点电压降低的循[0079]图13为本发明实施例提供的另一种像素电路的驱动方法的流程图，参考图2和图[0081]S1202、在发光结束时刻，控制第一子单元响应时间控制模块的输出端的电位关[0082]其中，图13所示像素电路的驱动方法的具体过程可参考上述实施例中对图2所示[0090]其中，图14所示像素电路的驱动方法的具体过程可参考上述实施例中对图9所示