《微机原理与应用教学资料》第一、二章(课件)

1、1,第一章概述,电气学院学习部资料库,2,本章知识点,微型计算机的特点及分类微型计算机面向总线结构微型计算机系统的三层结构,电气学院学习部资料库,3,一计算机发展过程,电子管计算机：1946年晶体管计算机：1958年集成电路计算机：1965年大规模集成电路计算机：1971年微电子技术在计算机技术中起基础支撑作用,电气学院学习部资料库,4,二计算机分类,根据体积、性能、价格分为：微型计算机$200$20000；personalcomputer；workstation；portablecomputer小型计算机$100,000；专用性比较强，常用于分布式数据处理中型计算机$500,000$5,00

2、0,000；体积约为汽车大小，用于特大型或超大型数据库处理巨型计算机Super-computer$5,000,000$20million，体积房间大小，特殊用途：全球天气预报、卫星发射等系统结构和工作原理都一样，包含：CPU、Memory、I/O三结构巨型计算机多个微处理器并行运行,电气学院学习部资料库,5,特点：体积小、重量轻、可靠性高、结构灵活、应用面广,由micro-processor（CPU）决定性能1、微型机以micro-processor处理的字长作为分类标准2、micro-processor的种类：4、8、16、32、64位位数越多，其指令功能越强，处理的速度越快,三微型计算机的

3、分类,电气学院学习部资料库,6,微处理器的发展,第一代微处理器4位和8位第二代微处理器8位第三代微处理器16位第四代微处理器32位8038680486第五代微处理器64位PentiumPentiumProPentium2Pentium3Pentium4,电气学院学习部资料库,7,四、微处理器、微型计算机、微型计算机系统,1、微处理器micro-processororCPU：运算、控制功能；是微型计算机的核心ALU：算术逻辑运算部件累加器和寄存器组：保存参加运算数据及中间结果、存放地址（掉电则无）指令指针寄存器IP：指向要执行的下一条指令的偏移地址段寄存器：给出存储单元的段地址时序和控制部件：产

4、生协调微机各部件间工作的信号内部总线：用于CPU内部各部件信号传递,电气学院学习部资料库,8,2、微型计算机CPU：CentralProcessingUnit中央处理单元Memory：用于存储微型计算机程序和计算用数据I/OInterface：连接外部设备与微型计算机SystemBus：用于计算机各部件间传送数据说明：、总线：一组受逻辑控制，用于计算机各部件之间传递信号的公共信号线；信号线条数称为总线宽度、微型计算机采用面向总线的结构，变微机各部件间的一一对应为各部件对总线的多对一对应，大大提高了微机可扩展能力,电气学院学习部资料库,9,总线分类（按传送信息分）：AB地址总线：AddressB

5、us；20位（以8086为例）单向：只能由CPUMemory、I/OInterface；DB数据总线：DataBus双向、16位CB控制总线：ControlBus；双向、8位,电气学院学习部资料库,10,3、微型计算机系统：微型计算机+I/O设备+软件（系统、应用软件）图1-3五、单片机：CPU+ROM（RAM）+I/OInterface集成于一硅片上，构成控制系统单板机：CPU+Memory+I/OInterface+I/O设备，装配在一块印刷板上六、微型计算机应用（自学）,电气学院学习部资料库,11,计算机数据格式（自学）数制二进制B，十进制D，十六进制H计算机数据格式补码，BCD(压缩型

6、，非压缩型），ASCII数据类型字节（Byte），字（word），双字（Doubleword）,电气学院学习部资料库,12,第二章8086微处理器,电气学院学习部资料库,13,1、8086编程结构（存储器M物理地址的形成，EU中寄存器R组）2、8086最小工作模式3、8086系统复位、总线操作,重点,电气学院学习部资料库,14,218086的编程结构,一、8086的编程结构由于微机采用面向总线结构，所以从功能块的角度8086可分为：执行部件EU：ExecutionUnit总线接口部件BIU：BusInterfaceUnit,电气学院学习部资料库,15,图2.1,/,/,16,数据及操作数,指令

7、码,20,多路复用地址/数据总线,MI/O,EU,BIU,电气学院学习部资料库,16,说明：,1、在访问Memory、I/OInterface时，地址加法器把16位段基地址和16位偏移地址求和，产生物理地址（20位），经总线控制电路实现访问2、EU控制器负责从指令流队列取得指令，译码，并生成作用于EU各部件的控制信号，译码同时修改IP3、在控制信号作用下，ALU对从寄存器阵列或者内存中取得的数据进行运算，计算结果输出时，要先送到暂存器，并对标志寄存器（FlagRegister）产生影响4、取指令：送地址访问内存指令队列取指令码执行指令：取数据计算送数据,电气学院学习部资料库,17,二、BIU的

8、组成4个16位段寄存器：用于存储段地址CS：CodeSegment代码段，用来存放当前正在运行的指令DS：DataSegment数据段，用来存放当前运行程序所用的数据SS：Stack堆栈段，指出堆栈所在区域ES：Extended附加段，由程序员决定用途1个16位指令指针寄存器IP：用于指出程序的进程，指向存放下一条要执行的指令的偏移地址，用户一般不能对此修改,电气学院学习部资料库,18,1个20位地址加法器：用于形成Memory、I/OInterface的物理地址6字节指令队列ISQ（InstructionStreamQueue）总线控制逻辑,电气学院学习部资料库,19,1、存储器的分段管理、

9、问题的提出：若CPU要访问M、I/O，首先需要CPU计算出相应的地址，由于AB=20根，其存储空间最大为220=1MB，但CPU内部所有的R都是16位R，即其能给定的地址最大为216=64kB解决方法：把M分为几段，每段容量最大为64kB，最小16B，用2个R分别指出段基址及段内偏移地址两个特征：64KB起始地址能被16整除,电气学院学习部资料库,20,、逻辑地址、物理地址逻辑地址=段基址：偏移地址，程序设计时采用。用于存储段地址的R：CS、DS、ES、SS用于存储偏移地址的R：BX、BP、SP、SI、DI、IP物理地址：由地址加法器依据逻辑地址计算出的，直接指出内存位置，是CPU访问存储器的

10、实际寻址地址，编程者无须考虑（自动形成），但扩展存储器时必须考虑。,电气学院学习部资料库,21,、计算转换原则：物理地址=段地址*16+偏移地址例：CS：IP=2000H：1000H物理地址为20000H+1000H=21000HCS：IP=21AFH：BCA4H物理地址为21AF0H+BCA4H=2D794H*一个逻辑段的偏移地址一定是从0000H开始,电气学院学习部资料库,22,地址生成器,CS左移4位,电气学院学习部资料库,23,2、6字节指令队列缓冲器ISQ作用：暂存未执行指令，使得EU与BIU可以非同步工作，减少了EU取指令等待时间，提高了CPU的利用率说明：当指令队列空出2个字节时

11、，BIU自动通过控制电路从M中取得后续指令代码补充入ISQ；当执行跳转指令时，自动清空ISQ,电气学院学习部资料库,24,3、BIU与EU的动作协调、协调的必要性：EU与BIU非同步工作、如何协调：a、EU从BIU的ISQ取指令执行，无须通过BIU访问M、I/Ob、EU执行指令时，若须从M或I/OInterface取得数据时，EU向BIU发出总线请求访问信号，进入总线周期，数据由M、I/OBIUEU,电气学院学习部资料库,25,EU与BIU的协同工作在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队在一条指令执行完成后，就可以立即执行下一条指令，减少CPU为取指令而等待的

12、时间，提高CPU的利用率和整个运行速度,电气学院学习部资料库,26,三、EU的组成1、4个16位通用寄存器：AX、BX、CX、DX可进行16位或高8位、低8位的独立访问2、4个16位专用寄存器：BP：BasePointer基址指针寄存器SP：StackPointer堆栈指针寄存器SI：SourceIndexed源变址寄存器DI：DestinationIndexed目的变址寄存器以上8个寄存器的用法、特殊用法，结合指令和寻址方式部分介绍，最后以小结的形式给出,电气学院学习部资料库,27,3、16位标志寄存器FLAGS唯一能按位操作的寄存器只定义了其中9位，另外7位未定义（不用）6位状态标志：OF

13、、SF、ZF、PF、CF、AF标识ALU的计算结果，计算机根据计算，结果自动设置3位控制标志：DF、IF、TF人为预先设置,电气学院学习部资料库,28,、状态标志：OF：溢出标志位OF=1，溢出SF：符号标志位SF=1，负数ZF：全零标志位ZF=1，结果为0CF：进位标志位CF=1，最高位向前有进、借位AF：辅助进位标志位AF=1，D3、D4之间有进、借位PF：奇偶校验标志位PF=1，低8位中“1”的个数是偶数、控制标志DF：方向标志位DF=1，地址减IF：中断标志位IF=1，允许CPU响应可屏蔽中断TF：单步标志位TF=1，CPU每执行完一条指令，自动产生一次内部中断,电气学院学习部资料库,

14、29,4、有符号计算（补码）及标志位的动作例1：20-30补=20补+-30补=00010100B+11100010B=11110110B=-10补则：CF=0，PF=1，AF=0，ZF=0，SF=1，OF=0例2：-66-92补=-66补+-92补=10111110B+10100100B10111110B+10100100B1,0110,0010B则：CF=1，AF=1，SF=0，PF=0，ZF=0，OF=1说明：OF=1表示溢出,-66-92=-158-128,电气学院学习部资料库,30,四、总线周期1、时钟周期（或T状态）基本定时单元t=1/f其中f：CPU的工作主频例：f=5MHz,t

15、=200ns2、总线周期CPU完成一次访问M，I/O操作所需要的时钟周期当CPU和M、I/O之间有数据传输时，CPU执行总线周期，至少包括T1、T2、T3、T4四个状态，有时候还包括n个Tw等待状态（T3，T4之间）3、空闲周期Ti若CPU不访问M、I/O，且ISQ不取指令，总线相应为空闲状态；此时，CPU对总线进行空操作，但CPU内部操作仍然进行，EU在工作，即BIU对EU的等待4、指令周期执行一条指令所需要的时间，由几个时钟周期组成，参见附表A,电气学院学习部资料库,31,2.28086引腿信号及工作模式,16位微处理器所具有的特点：引脚功能复用单总线、累加器可控三态总线分时复用参见图2.

16、3引腿编号规则：上缺口、放人左手边、逆时针方向注意：箭头方向代表输入、输出方向，有单向、双向之分,电气学院学习部资料库,32,一、8086工作模式根据8086芯片构成的系统中是否直接使用8086控制信号，分为两种工作模式：最小模式：单个微处理器，系统所需控制信号由8086CPU提供最大模式：多个微处理器；系统所需控制信号由8288总线控制器提供,电气学院学习部资料库,33,二、8086的引腿信号（最小工作模式）1、GND、VCC：接地信号、工作电源信号VCC接+5V2、AD15AD0：A/D复用线，双向信号线分时使用（T1:低16位地址信号A15A0；T2T4：数据信号D有效）3、A19/S6

17、A16/S3：A/S复用线，单向信号线分时使用（T1：高4位地址信号A19A16；T2T4：状态信号S)S6=0，表明8086当前连在总线上S5=0，表明取IF标志的状态S4、S3的组合指示正在使用哪一个段寄存器(参见表2-3）,电气学院学习部资料库,34,4、CLK：时钟输入，由8284时钟发生器产生，是微机系统定时信号5、ALE：地址锁存允许信号，高电平有效，做为8282地址锁存器的输出选通信号，用来确保锁存的是地址信号，不能悬空6、MN/MX：最小/最大工作模式选择信号MN/MX=1，最小模式MN/MX=0，最大模式7、：高8位数据总线允许/状态信号分时使用(T1：，低电平有效；T2T4

18、：S7)8、NMI：不可屏蔽中断请求信号，上升沿触发,电气学院学习部资料库,35,9、INTR：可屏蔽中断请求信号，电平触发或边沿触发,高电平有效CPU在执行每条指令的最后一个时钟周期对INTR信号进行采样10、：中断响应信号，输出信号,低电平有效若CPU允许中断，则在T2、T3、Tw状态，CPU发出两个连续负脉冲给外设11、：读信号，低电平有效，12、：写信号，低电平有效，由CPUT2T4发出信号13、：=1，表示对存储器操作=0，表示对I/OInterface操作,电气学院学习部资料库,36,14、READY：“准备好“信号，输入,高电平有效。作用：解决CPU与外设之间数据传送速度不匹配的

19、问题，CPU在T3状态对此采样，=1，表示外设准备好了，接着进入T4状态进行数据传送=0，表示外设未准备好，在T3、T4之间插入n个Tw，直到READY=1，进入T415、：数据允许信号，输出,低电平有效作用：用做数据总线驱动器8286的选通信号，目的是增加数据总线驱动能力16、：数据收发信号，输出作用：用于控制8286数据传输方向，=1，CPU发送数据，写操作=0，CPU接收数据，读操作,电气学院学习部资料库,37,17、HOLD：总线保持请求信号，输入,高电平有效，作用：若CPU外的模块请求使用总线，HOLD高电平18、HLDA：总线保持响应信号，输出,高电平有效作用：意味CPU允许让出总

20、线，则与总线连接的所有CPU引腿被置为高阻（高阻状态：绝缘）。19、RESET：复位信号，输入，高电平有效，CPU初始化20、：测试信号，输入作用：与WAIT指令配合使用，用于使CPU与外部硬件同步CPU执行WAIT指令，每隔5个时钟周期测试，=1，CPU等待=0，结束等待，CPU继续执行被暂停的指令,电气学院学习部资料库,38,三、存储器的分体结构1.偶地址存储体、奇地址存储体8086CPU有20根地址线，可寻址1MB的内存空间A19A18A2A1A0219218222120A0=1，奇地址A0=0，偶地址,电气学院学习部资料库,39,2.D15D0数据线的连接每一个内存单元（一个地址）中的

21、内容是一个字节（8位）例：（00002H）=12H（00005H）=78H16根数据线D15D0与奇、偶存储体的连接为D15D8：连接奇地址存储体D7D0：连接偶地址存储体,电气学院学习部资料库,40,3、偶地址、奇地址存储体的选择、配合A0=0选择访问偶地址存储体（或者说A0=0作为偶地址存储体的选通信号）BHE=0选择访问奇地址存储体（或者说作为BHE=0作为奇地址存储体的选通信号）,电气学院学习部资料库,41,举例说明：如图所示存储器单元内容,电气学院学习部资料库,42,*说明：一个字在存储体中按相邻的两个字节存放，字单元的地址以低位地址表示，存入时以低位字节在低地址，高位字节在高地址,

22、电气学院学习部资料库,43,电气学院学习部资料库,44,四、8086最小工作模式的典型配置1、最小典型配置芯片介绍、8282地址锁存器图2-15功能：具有暂存信号（地址）能力，在信号传输过程中，将信号锁存，在需要使用信号时，在输入控制信号作用下，将信号输出,电气学院学习部资料库,45,结构：8路输入DI7DI08路输出DO7DO0（1个D触发器+1个三态门）/路控制端：OE=0允许输出STB=1允许锁存,电气学院学习部资料库,46,STB为高电平期间，输出等于输入；为下降沿时，输出锁存，输出与输入无关OE为有效电平（低电平）时，正常输出；为无效电平（高电平）时，输出高阻,直通,保持,高阻,电气

23、学院学习部资料库,47,说明：若希望先输入数据，然后在以后恰当的时刻再输出，可对OE和STB分别控制，若只需要使用它的记忆功能，不需要三态缓冲，可直接把OE端接地，仅控制STB,电气学院学习部资料库,48,、8286双向数据总线驱动器图2-16功能：、三态输出直接驱动总线，用于提高数据总线带负载能力、具有数据收和发两个方向的传输、隔离控制功能,电气学院学习部资料库,49,结构：8路双向输出缓冲器A7A0B7B0控制端：OE=0输出允许T：控制数据传送方向T=1ABT=0BA,电气学院学习部资料库,50,常用芯片：Intel8286，Intel8287和74LS2458286输入输出同相8287

24、输入输出反相74LS245的功能与8286相同,电气学院学习部资料库,51,2、最小模式下典型配置电路、时钟发生器8284A提供8086工作时钟，输出信号为占空比D=33%的方波，对外部输入信号Ready、Reset进行同步,电气学院学习部资料库,52,、8282地址锁存器对复用引腿T1下的信号(地址)锁存，以便分时使用，采用ALE为选通信号复用引腿包括：20位地址线和，共21路需要8282共三片输入：AD15AD0、A19/S6A16/S3、输出：20位AB、控制输入：ALESTB、接地、8286数据总线驱动器（选用）输入：AD15AD0需要8286共2片输出：16位DB控制输入：,电气学院

25、学习部资料库,53,五、8086的最大工作模式需要对的组合信号经过8288总线控制器译码，由8288输出原CPU所有的控制信号给8282、8286、M、I/OInterface,电气学院学习部资料库,54,2.38086操作与时序,一、系统的复位与启动由Reset引腿提供一高电平信号8086，信号维持时间4个时钟周期CPU的R复位，初始值如下：通用、专用R：0000H（AX、BX、CX、DX、SI、DI、SP、BP）段R：CS：FFFFHDS、ES、SS：0000HIP：0000HFLAGS清零；ISQ指令队列清空,电气学院学习部资料库,55,说明：、复位后，CS：IP=FFFFH：0000H物理地址FFFF0H从此处开始执行指令，需要在M此地址处存放一条无条件跳转指令JMP跳转到系统程序入口BIOS：系统自检程序、系统启动装入程序、系统设置程序、中断处理程序、FLAGS清零，为了能响应INTR，需要在适当