PCIe接口的设计与应用幻灯片

1、PCIE接口的设计与应用,1,2,主要内容,PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例,2,2020/6/23,1.PCIE概述,PCI Express ,采用高速串行的物理层，沿用了现有的PCI编程概念及通讯标准，只需修改物理层而无须修改软件就可将现有PCI系统转换为PCIe。 ；,3,2020/6/23,1.PCIE概述,PCI Express 与PCI 2.3，PCI-X的比较：,4,2020/6/23,1.PCIE概述,PCI Expre

2、ss协议组成： 会话层， 数据交换层 物理层,5,2020/6/23,1.PCIE概述,物理层 1x,2x,4x,8x,16x,32x，8B/10B编码 每个1x为两对差分线，1收1发，全双工 PCIe设备之间的链接将使用两设备中较少通道数的作为标准 PCIe卡能在同一数据传输通道内传输包括中断在内的全部控制信息,6,2020/6/23,1.PCIE概述,链路层 交换层信息包（Transaction Layer Packets,TLPs）， 按32位循环冗余校验码CRC）进行数据保护； 采用Ack and Nak signaling协议的信息包： TLPs能通过LCRC校验和连续性校验的称为A

3、ck（命令正确应答）；没有通过校验的称为Nak（没有应答）。 数据链接层信息包（Data Link Layer Packet,DLLP） 两个互连设备的交换层之间的流控制信息和实现电源管理功能。,7,2020/6/23,1.PCIE概述,交换层 Split Transactions &credit-based flow control,8,2020/6/23,1.PCIE概述,基于PCIE互联的PC结构,9,2020/6/23,1.PCIE概述,支持PCIE的器件 处理器 TI: C66X Xilinx：V5，V6，SP6等； Freescale：PPC Switch PLX:PEX 8749

4、,PEX 8696, PEX 8548等 IDT：89H12NT12G2, 89H48H12G2等,10,2020/6/23,1.PCIE概述,支持PCIE接口的器件 Bridge PLX: PEX 8112 PCIe to PCI PEX 8114 PCIe to PCI-X USB 2380 PCIe to USB OXPCIe952 PCIe to UARTs IDT：TSI721 PCIE SRIO,11,2020/6/23,主要内容,PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输

5、及其带宽测试 基于PCIE互联的系统实例,12,2020/6/23,2.PCIE与SRIO的比较（特点）,13,2020/6/23,2.PCIE与SRIO的比较（系统性能）,14,2020/6/23,2.PCIE与SRIO的比较（可扩展性1）,15,2020/6/23,2.PCIE与SRIO的比较（可扩展性2）,16,2020/6/23,2.PCIE与SRIO的比较（错误处理1）,17,2020/6/23,2.PCIE与SRIO的比较（错误处理2）,18,2020/6/23,主要内容,PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 P

6、CIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例,19,2020/6/23,3.C6000 DSP的PCIe硬件接口设计,C66x PCIe接口简介 符合PCIE规范2.0标准 ； 支持Root Complex (RC) and End Point (EP)两种模式 支持Gen1 (2.5 Gbps) and Gen2 (5.0 Gbps) ； 只能作为1个1x或者2x端口使用； 支持32bits或者64bits地址空间； 输出包最大有效字节数为128B，输入最大256B；,20,2020/6/23,3.C6000 DSP的PCIe硬件接口设计,C66X PC

7、Ie外设结构,21,2020/6/23,3.C6000 DSP的PCIe硬件接口设计,C66x PCIe管脚与互联,22,2020/6/23,3.C6000 DSP的PCIe硬件接口设计,基于 PCIe互联的5 C6678板卡,23,2020/6/23,主要内容,PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例,24,2020/6/23,4.PCIE 地址空间的配置,PCIe地址与DSP内部地址之间的转换,25,2020/6/23,4.PCIE 地址空

8、间的配置,PCIe出口地址转换,26,2020/6/23,4.PCIE 地址空间的配置,PCIe出口地址转换 举例,27,2020/6/23,4.PCIE 地址空间的配置,PCIe入口地址转换,28,2020/6/23,4.PCIE 地址空间的配置,PCIe入口地址转换 举例,29,2020/6/23,主要内容,PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例,30,2020/6/23,5.PCIE 接口的初始化,见初始化程序,31,2020/6/23,6.PCIE 接口的数据传输及其带宽测试,32,2020/6/23,主要内容,PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基