数字电子技术实验报告

1、数字电子技术实验报告院系：电气工程学院 专业：电气工程及自动化年级：2008 班号：0802姓名： 学号：目录实验一 组合逻辑电路分析2一、实验目的2二、预习内容2三、实验元件2四、实验内容3五、实验数据及结果4六、实验总结4实验二 组合逻辑实验（一）5半加器和全加器5一、实验目的5二、预习内容5三、实验元件5四、实验内容7五、实验数据及结果8六、实验总结9实验三 组合逻辑实验（二）10数据选择器和译码器的使用10一、实验目的10二、预习内容10三、实验元件10四、实验内容12五、实验数据及结果14六、实验总结15实验四 触发器和计数器16一、实验目的16二、预习内容16三、实验元件16三、实

2、验内容及结果19四、实验总结22实验五 555集成定时器23一、实验目的23二、预习内容23三、实验元件23四、实验内容及效果28五、实验总结31实验六 数字秒表32一、实验目的32二、预习内容32三、实验元件32四、设计内容及要求32五、原理框架图32六、实验电路图以及简单分析33七、实验体会33实验一 组合逻辑电路分析一、实验目的1、了解熟悉各个逻辑元件的使用。2、熟悉了解组合逻辑电路的分析。二、预习内容1、复习组合逻辑电路的分析的原理和方法。2、复习各种逻辑元件的使用。三、实验元件1、四2输入与非门74LS00其结构及引脚如图所示：其中14号引脚接+5V高电平，7号引脚接地。其逻辑关系表

3、达式为Y=AB。2、双4输入与非门74LS20其结构及引脚如图所示：其中14号引脚接+5V高电平，7号引脚接地。其逻辑关系表达式为Y=ABCD四、实验内容1、分析下图组合逻辑电路并将数据记录下来。 2、密码锁密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，接通警报，分析密码ABCD是什么。密码锁电路图为：五、实验数据及结果1、组合逻辑电路真值表由真值表得出逻辑关系表达式为Y=ABCD=AB+CD2、密码锁的真值表如下即由真值表可得密码锁的密码为ABCD=1001六、实验总结1、通过实验重新了解认识了组合逻辑电路分析

4、的步骤，由逻辑电路推导出组合逻辑电路的真值表和逻辑表达式的方法2、通过这次实验更加了解了了元件74LSS00和74LS20的内部结构和引脚的使用。实验二 组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤二、预习内容1、 复习用门电路设计组合逻辑电路的原理和方法2、 复习二进制数的运算3、 利用下列元器件完成：（1） 完成“异或”门、“与非”门、“与或非”门设计全加器的逻辑图。（2） 完成用“异或”门设计的3变量判奇电路的原理图。三、实验元件1、 四位全加器74LS283其逻辑及引脚图如图所示：其中16接+5V高电平，8端口接地，端口12、14、3、5对应的加

5、数的A3A2A1A0，端口11、15、2、6对应的被加数B3B2B1B0，端口10、13、1、4对应的相加的和S3S2S1S0，端口7对应的为相加前的进位C1，端口9对应的相加后的进位C3。2、 与或非门74LS51其逻辑及引脚图如图所示：端口14接+5V高电平，端口7接高电平，其他端口对应数据符号如图所示，逻辑表达式如上图。3、 异或门（OC门）74LS136其逻辑及引脚图如图所示：端口14接+5V高电平，端口7接地，其他端口输入如图所示，其逻辑表达式为Y=AB。四、实验内容1、 用与非门组成半加器设计电路图如图所示：如图连接电路按照表格中的数据设置电路数据，测量结果记录入表格中。2、 用异

6、或门、与或非门、与非门组成全加器设计电路图如图所示：如图连接电路按照表格中的数据设置电路数据，测量结果记录入表格中。3、 用异或门设计3变量判奇电路，要求变量中的1的个数为奇数时，输出为1。否则输出为0。设计电路如图所示：如图连接电路按照表格中的数据设置电路，测量结果记录入表格中。4、“74LS283”全加器逻辑功能能测试。连接元件74LS283，如表格中所示设置全加器数据并测试结果记录入表格。五、实验数据及结果1、用与非门组成半加器逻辑表达式为：Si=AiBi+AiBi；Ci=AiBi与理论相符合。2、 用异或门、与或非门、与非门组成全加器数据表格。逻辑表达式为：Si=AiBiCi-1；Ci

7、=AiBi+(AiBi)Ci-1与理论相符合。3、 用异或门设计3变量判奇电路。实验数据与理论值相同。4、“74LS283”全加器逻辑功能测试测试结果与理论值相同。六、实验总结1、通过自己设计运行全加器和设计3变量判奇电路更加了解全加器的内部结构和异或门与或非门与或门的使用。2、通过74LS283逻辑功能的验证更加熟悉了解了全加器的使用。实验三 组合逻辑实验（二）数据选择器和译码器的使用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二、预习内容1、了解所用元件的逻辑功能和管脚排列。2、复习有关数据选择器和译码器的内容。3、用八选一数据选择器产生逻辑函数L=ABC+ABC+A

8、BC+ABC和L=ABC。4、用3线-8线译码器和与非门构成一个全加器。三、实验元件1、数据选择器74LS151其管脚端口如图所示：其逻辑功能如图所示：当使能端EN=0是，Y是A2、A1、A0和输入数据D0D7的与或函数，其表达式为：Y=i=07miDi，式中mi是A2、A1、A0构成的最小项，显然当Di=1时，其对应的最小项mi在于或表达式中出现。当Di=0时，对应的最小项就不出现。2、3-8线译码器74LS138其管脚端口如图所示：74HC138管脚图:74LS138 为3 线8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下： 当一个选通端（

9、G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。3线-8线译码器74LS138的功能表如下图：四、实验内容1、数据选择器的使用将数据选择器的地址信号A2、A1、A0作为函数的输入变量，数据输入D0D7作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数

10、产生器。（1）用八选一数据选择器74LS151产生逻辑函数将表达式写为：L=m1D1+m3D3+m6D6+m7D7该式符合标准表达式，显然令D1、D3、D5、D7都应该等于1，而式中没有出现的最小项m0、m2、m4、m5，他们的控制信号D0、D2、D4、D5都应该等于0。由此可画出该逻辑函数产生器的逻辑图。L=ABC+ABC+ABC+ABC（2）用八选一数据选择器74LS151产生逻辑函数根据上述74LS151的工作原理自行设计逻辑图完成逻辑函数L=ABC2、3-8线译码器的应用用3-8线译码器74LS138和与非门构成一个全加器。写出逻辑表达式并设计电路图验证试验结果。五、实验数据及结果1、

11、数据选择器的使用（1）用八选一数据选择器74LS151产生逻辑函数L=ABC+ABC+ABC+ABC真值表如下图：即可得函数表达式为：L=ABC+ABC+ABC+ABC（2）用八选一数据选择器74LS151产生逻辑函数L=ABC真值表如下图即可得函数表达式为：L=ABC2、3-8线译码器的应用真值表如图所示：即可得其逻辑表达式为：L1=ABC；L2=AB+(AB)C 符合全加器逻辑关系，完成实验。六、实验总结1、通过该实验对于数据选择器74LS151和数据译码器74LS138的功能有了更清楚的认识了解。2、通过自己根据逻辑关系设计电路熟悉和掌握电路的设计。实验四 触发器和计数器一、实验目的1、

12、熟悉J-K触发器的基本逻辑功能和原理。2、了解二进制计数器的工作原理。3、设计并验证十进制、六进制计数器。二、预习内容1、复习有关R-S触发器、J-K触发器、D触发器的内容。2、预习有关计数器的工作原理。3、用74LS163和与非门组成四位二进制计数器，十进制计数器，六十进制计数器。设计电路图。三、实验元件1、四2输入与非门74LS00其结构及引脚如图所示：其中14号引脚接+5V高电平，7号引脚接地。其逻辑关系表达式为Y=AB。此实验中将管脚12与13或者10与9或者1与2或者4与5连接起来将与非门当做反相器来使用。2、可预置四位二进制计数器74LS163（同步清零）74LS163的管脚图如下

13、图所示：74LS163的真值表如下图所示：PTCP功 能1010110101111110计 数并行输入保持保持(RC=0)清零74LS163逻辑功能表74LS163的时序图如下图所示：3、七段译码驱动器74LS248七段译码驱动器74LS248管脚图如下图所示：七段译码驱动器74LS248功能表如下图所示：三、实验内容及结果1、六进制计数器根据74LS163以及74LS00的逻辑功能设计出电路图如下图所示。电脑仿真以及实验接线如上图，观察数字等显示为05的范围，及满足六进制计数器规则，试验成功。2、十进制计数器根据74LS163以及74LS00的逻辑功能设计出电路图如下图所示。电脑仿真以及实验

14、接线如上图，观察显示数字范围为09，即满足十进制显示规则，实验成功。3、六十进制计数器根据74LS163、74LS248以及74LS00的逻辑功能设计出电路图如下图所示。电脑仿真如上图，数字显示范围为059，满足六十进制规则，试验成功。操作实验接线如上图，观察数字显示范围为059，满足六十进制规则，试验成功。四、实验总结1、通过该实验更加熟悉了解了可预置四位二进制计数器74LS163的功能和使用。2、通过该实验熟悉掌握了用可预置四位二进制计数器74LS163设计完成各种进制的计数器。实验五 555集成定时器一、实验目的熟悉与使用555集成定时器二、预习内容复习有关555集成定时器的内容和常用电

15、路。三、实验元件555集成定时器：555时基电路是一种将模拟功能与逻辑功能巧妙地结合在同一硅片上的组合集成电路。该电路可以在最基本的典型应用方式的基础上，根据实际需要，经过参数配置和电路的重新组合，与外接少量的阻容元件就能构成不同的电路，因而555电路在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了广泛应用。（一）555集成定时器的内部结构和逻辑功能1.内部结构及逻辑功能图1为555时基电路的电路结构和8脚双列直插式的引脚图，由图可知555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下：1脚：GND(或Vss)外接电源负

16、端VSS或接地，一般情况下接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V，CMOS型时基电路VCC的范围为318V。一般用5V。3脚：OUT（或Vo）输出端。2脚：TR低触发端。6脚：TH高触发端。4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k

17、的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc，1/3Vcc的情况下，555时基电路的功能表

18、如表1示。2.555时基电路的主要参数555时基电路的主要参数有电源电压、静态电流、定时精度、阈值电压、阈值电流、触发电压、触发电流、复位电压、复位电流、放电电流、驱动电流及最高工作频率。（二）555集成定时器的应用1单稳态电路 前面介绍的双稳态触发器具有两个稳态的输出状态和，两个状态始终相反。而单稳态触发器只有一个稳态状态。在未加触发信号之前，触发器处于稳定状态，经触发后，触发器由稳定状态翻转为暂稳状态，暂稳状态保持一段时间后，又会自动翻转回原来的稳定状态。单稳态触发器一般用于延时和脉冲整形电路。 单稳态触发器电路的构成形式很多。图下图所示为用555定时器构成的单稳态触发器，R、C为外接元件

19、，触发脉冲u1由2端输入。5端不用时一般通过0.01uF电容接地，以防干扰。下面对照图进行分析。(1) 稳态接通电源后，经R给电容C充电，当uc上升到大于时，基本RS触发器复位，输出u0=0。同时，晶体管T导通，使电容C放电。此后uc ，则u0保持0状态。电路将一直处于这一稳定状态。(2) 暂稳态 在t=t1瞬间，2端输入一个负脉冲，即u1 )，若uc ，则=1，=1，基本RS触发器保持原状态，u0仍为高电平。 在t=t3时刻，当uc上升略高于时，=0，=1，基本RS触发器复位，输出u0=0，回到初始稳态。同时，晶体管T导通，电容C通过T迅速放电直至uc为0。这时=1，=1，电路为下次翻转做好

20、了准备。输出脉冲宽度tp为暂稳态的持续时间，即电容C的电压从0充至所需的时间。由= (1- )得 由上式可知： 改变R、C的值，可改变输出脉冲宽度，从而可以用于定时控制。 在R、C的值一定时，输出脉冲的幅度和宽度是一定的，利用这一特性可对边沿不陡、幅度不齐的波形进行整形。2多谐振荡器多谐振荡器又称为无稳态触发器，它没有稳定的输出状态，只有两个暂稳态。在电路处于某一暂稳态后，经过一段时间可以自行触发翻转到另一暂稳态。两个暂稳态自行相互转换而输出一系列矩形波。多谐振荡器可用作方波发生器。如下图所示是由555定时器构成的多谐振荡器。R1、R2和C是外接元件。刚接通电源时，uc=0，u0=1。当uc升

21、至后，比较器C1输出低电平(=0)，基本RS触发器置0，定时器输出u0由1变为0。同时，三极管T导通，电容通过R2放电，uc下降。在uc 期间，u0保持低电平状态。在uc下降至以后，比较器C2输出低电平(=0 )，使触发器置1，输出u0由0变为1。同时三极管T截止，于是电容C再次被充电。如此不断重复上述过程，多谐振荡器的输出端就可得到一串矩形波。工作波形如下图所示。振荡周期等于两个暂稳态的持续时间。第一个暂稳态时间tp1为电容C的电压uc从充电至所需时间。第二个暂稳态时间tp2为电容C的电压从放电至所需时间。四、实验内容及效果1、555单稳电路根据555集成定时器的内部结构和原理设计555单稳

22、电路如下图所示：R2=100K时，理论上tw=RCln3=1.1RC1.1s仿真实验时，在运行时间t=1.1时，等熄灭一下。运用示波器观察当时时刻波形显示如图所示：实际操作实验时，指示灯也在约为1秒左右时熄灭一瞬间，即实验与理论值基本相同，试验成功。R2=1M时：理论上tw=RCln3=1.1RC11s仿真实验时，在运行时间t=11时，等熄灭一下。运用示波器观察当时时刻波形显示如图所示：实际操作实验时，指示灯也在约为11秒左右时熄灭一瞬间，即实验与理论值基本相同，试验成功。2、555多谐振荡器根据555集成定时器的内部结构和原理设计555多谐振荡器电路如下图所示：示波器仿真结果如下图：根据连读元件参数计算理论值为：f=1tpL+tpH=1.43R1+2R2C其中tpL=0.7R2C，tpH=0.7（R1+R2）C， 根据示波器显示以及比例符合理论值，试验成功。3、接近开关（报警器）根据555集成定时器的内部结构和原理设计接近开关电路如下图所示：接近开关要求触摸一下接触线，LED亮一秒钟。从2号端口接出一根导线，将另一端口放向远处，当有任何物体接近导线端口或者移动改变导线端口灯亮，及与理论效果相同，试验成功。五、实验总结1、 通过该实验不仅让我们从理论上更从实践上熟悉了解了555集成定时器的内部结构以及逻辑功能。2、 通过这次实验熟悉掌握了555集成定时器