专用集成电路设计-2010(4).ppt

1、专用集成电路设计,授课教师：张立文 电子信息工程学院,河南科技大学,2009-10-14,2020/7/7,2,第四章 数字集成电路设计基础,4.1 MOS开关及CMOS传输门 4.2 CMOS反相器,2020/7/7,3,4.1 MOS开关及CMOS传输门,4.1.1 单管MOS开关 1. NMOS单管开关 NMOS单管开关电路如图4-1(a)所示，图中CL为负载电容，UG为栅电压，设“1”表示UG=UDD， “0”表示UG=0(接地)。,图 4-1 NMOS单管开关: (a) 电路,2020/7/7,4,(1) 、当UG=“0”(接地)时，NMOS管截止(开关断开)，输出Uo=0。 (2)

2、、当UG=“1”(UDD)时，NMOS管导通(开关合上)，此时视Ui的大小分两种情况： ：UiUG-UTH(UTH为NMOS管阈值电压)，输入端呈开启状态，设Uo初始值为零，则Ui刚加上时，输出端也呈开启状态， NMOS管导通， 沟道电流对负载电容充电，直至Uo=Ui。,图 4-1 NMOS单管开关：(a) 电路；(b) 等效开关；(c) 传输特性,2020/7/7,5, UiUG-UTH，输入端沟道被夹断。若Uo初始值小于(UG-UTH)，则输出端沟道存在，NMOS管导通，沟道电流对CL充电，Uo上升。但随着Uo上升，沟道电流逐渐减小，当Uo升至(UG-UTH)时，输出端沟道也被夹断，导致N

3、MOS管截止，从而使输出电压Uo维持在(UG-UTH)不变。若此时Ui=UG=UDD，则输出电压Uo为： Uo=UG-UTH=Ui-UTH=UDD-UTH ， 此时传输信号存在阈值损失，非理想开关。,图 4-1 NMOS单管开关：(a) 电路；(b) 等效开关；(c) 传输特性,2020/7/7,6,PMOS单管开关电路如图 4-2(a)所示，其衬底接UDD。 (1) 当UG=“”(接UDD，高电平)时，PMOS管截止， 开关断开，Uo=0。 (2) 当UG=“0”(接地，低电平)时，PMOS管导通， 视Ui的大小不同，也分两种情况： Ui=“1”(UDD)时，输入端沟道开启导通， 电流给CL

4、充电，Uo上升，输出端沟道也开启，开关整个接通，有Uo=Ui=“1”。,2. PMOS单管开关,图 4-2 PMOS单管开关：(a) 电路； (b) 等效开关,2020/7/7,7, Ui=“0”(低电平)时，输入端沟道被夹断，此时要维持沟道导通，则输出端沟道开启，输出电压Uo必须比UG高一个PMOS管的阈值电压|UTHP|。 因此，当传输输入为0的信号时，输出同样存在所谓的“阈值损失”，如图4-2(b)所示， 即 Uo=|UTHP| (4 - 2),图 4-2 PMOS单管开关：(a) 电路； (b) 等效开关,2020/7/7,8,结论是：当开关控制电压(UG)使MOS管导通时，NMOS、

5、PMOS传输信号均存在阈值损失，只不过NMOS发生在传输高电平时，而PMOS发生在传输低电平时。图4-3给出了阈值损失的波形示意图。,图 4-3 阈值损失波形示意图,2020/7/7,9,图 4-4 传输门电路及栅极控制电压波形,1. CMOS传输门电路 CMOS传输门电路如图4-4所示，NMOS管和PMOS管的源极、漏极接在一起， NMOS衬底接地， PMOS衬底接UDD(保证了沟道与衬底之间有反偏的PN结隔离)， 二者的栅极控制电压反相， 即UGP= 。,4.1.2 CMOS传输门,PMOS,NMOS,2020/7/7,10,CMOS传输门的直流传输不存在阈值损失问题， 其理由说明如下：

6、(1) 当UGN=“0”， UGP=“1”时， N管、 P管均截止，Uo=0。 (2) 当UGN=“1”, UGP=“0”时， Ui由“0”升高到“1”的过程分为以下三个阶段(分析中， 设“1”为UDD=5，“0”为接地(0 V）， UTHN=|UTHP|=0.9 V):,2. CMOS传输门的直流传输特性,2020/7/7,11, Ui较小， 有：,UGN-UiUTHN N管导通 |UGP-Ui| |UTH P | P管截止,此时，N管接近理想开关，N管沟道电流向CL充电，使Uo=Ui。,N管导通区, Ui升高， 有： UGN-UiUTHN N管导通 |UGP-Ui|UTHP| P管导通,双

7、管导通区,此时， N管、 P管共同向CL充电， 仍使Uo=Ui。,Ui由“0”升高到“1”的过程分为以下三个阶段：,2020/7/7,12, Ui再升高， 接近“1”时， 有 UGN-Ui|UTHP| P管导通,P管导通区,CMOS传输门直流传输特性如下图 4-5,2020/7/7,13,3. CMOS传输门的设计,1、为保证导电沟道与衬底的隔离(PN结反偏)，N管的衬底必须接地，P管的衬底必须接电源(UDD)。 2、沟道电流ID与管子的宽长比(W/L)成正比，为使传输速度快，要求ID大些，沟道长度L取决于硅栅多晶硅条的宽度，视工艺而定。,传输门符号:,2020/7/7,14,1、传输门组成的

8、2选1电路,数据选择器,X是时钟信号，A、B是输入，Z是输出。,1,2,2、在上面的基础上，如何用传输门组成的4选1电路？,4. CMOS传输门的应用,2020/7/7,15,用基本MOS传输门组成4选一电路，其逻辑功能如下表所示，输入端为A、B、C、D，输出端为Z，控制端为X、Y。,思考?,2020/7/7,16,4.2 CMOS反相器,4.2.1 反相器电路（如图 4-6）,1、图4-6(a)为电阻负载反相器，这种反相器一般不采用。 2、图4-6(b)为增强型NMOS做负载的反相器(称之为E/E电路)，为使负载管导通，其栅极接UDD，2管相当于共栅组态，等效负载电阻很小(1/gm2), 增

9、益很小，而且为保证沟道与衬底隔离，衬底要接到全电路的最低电位点(地)，因此，,图 4-6 反相器电路：(a) 电阻负载反相器； (b) 用增强型NMOS做负载的E/E反相器,V2管存在背栅效应。此电路当Ui=0 时，1管截止，输出为高电平; 而当Ui=1 时， V1管导通， 输出为低电平。,NMOS,NMOS,NMOS,2020/7/7,17,3、图4-6(c)电路用耗尽型NMOS做负载管(称为E/D电路)，其栅、源极之间短路，UGS2=0, 等效负载约为rds2，阻值较大，增益也较大，且V2管同样存在背栅效应。,图4-6 反相器电路：(b) 用增强型NMOS做负载的E/E反相器； (c) 用

10、耗尽型NMOS做负载的E/D反相器；,NMOS,NMOS,耗尽型,增强型,2020/7/7,18,P管衬底接UDD, N管衬底接地，衬底与各自的源极相连，消除了背栅效应。 而且P管与N管轮流导通截止，输出不是0就是UDD，两管导通不存在分压，因此CMOS反相器称为“无比电路”。,图 4 - 6 反相器电路：(d) CMOS反相器,NMOS,PMOS,Ui=UiL=0时， V2通 V1止 Uo=UoHUDD,Ui=UiH=UDD时， V2止 V1通 Uo=UoL0,4、图4-6(d)电路为CMOS反相器：,2020/7/7,19,1. 静态功耗PS （电路停留在一种状态是的功耗） 当Ui=0 时

11、，V1截止，V2导通，Uo=UDD(“1”状态)。 当Ui=UDD(“1”)时，V1导通，V2截止，Uo=0(“0”状态)。 因此， 无论Ui是“0”或“1”， 总有一个管子是截止的，ID=0, 故静态功耗 PS=IDUDD=0 (4 - 3),4.2.2 CMOS反相器功耗,2. 动态功耗(瞬态功耗)PD (1)、对负载电容CL充放电的动态功耗PD1交流开关功耗。通过下图 47分析。,2020/7/7,20,图 4 - 7 Ui为理想方波时的反相器动态功耗 (a) 电路； (b) CL充放电电流电压波形,如图 4-7所示，设输入信号Ui为理想方波。当Ui由“0”“1”时，输出电压Uo由“1”

12、“0”, V1导通，V2截止，IDN使CL放电(反充电)，Uo下降。 反之, Ui由“1”“0”时，输出电压Uo由“0”“1”，V1截止，V2导通，IDP给CL充电，Uo上升。 因此，在输入信号变化的一段时间内，管子存在电流和电压，故有功率损耗。,2020/7/7,21,一周内CL充放电使管子产生的平均功耗：,(4 - 4),式中，Tc为输入信号周期。,故,(4 - 5),2020/7/7,22,(2) Ui为非理想阶跃波形时引入的动态功耗PD2直流开关功耗,对NMOS管，UGSN=Ui, 则: (1) 当UGSN=UiUTHN时, N导通,对PMOS管，UGSP=Ui-UDD, 则: (1)

13、 当|UGSP|=|Ui-UDD|UTHP|时,P导通,在t1t2，t3t4时间段内，N管和P管同时导通，iDN=iDP0, UDSN、UDSP也不为0，产生瞬态功耗PD2，该电流贯穿N管和P管。,UDD,2020/7/7,23,设电流峰值为IDM，其平均电流近似为IDM/2, 那么，电源供给的平均功率(也就是管子消耗的平均功率)为：,式中： tr=t2-t1Ui 的上升时间； tf=t4-t3Ui 的下降时间。,2020/7/7,24,总的反相器功耗： PD=PD1+PD2 (4 -7) 即：,由以上分析可得结论： 要降低功耗， 必须要按比例减小管子的尺寸(CL减小)， 特别是减小供电电压U

14、DD。,2020/7/7,25,理想情况，CMOS反相器静态功耗为零。 实际上有静态功耗存在：,PN结漏电：,表面漏电：,A、CMOS管亚阈值电压漏电流引起的功耗； B、 CMOS管栅级漏电流引起的功耗； C、 CMOS管衬底漏电流引起的功耗。,静态功耗由三部分组成：,2020/7/7,26,3.2.7 亚阈区导电特性,通常认为只有当栅压UGS超过阈值电压UTH后才出现电流。 实际上，UGSUTH， 即弱反型层向强反型层过渡过程中，一个“弱”的反型层已存在，并且有一些源漏电流， 这时MOS管的电流电压关系不符合“平方律”关系， 而符合指数关系。这个区域称为“亚阈区”。 亚阈区的电流电压关系可表

15、示为：,(3 - 17),这里UT为热电压(UT=kT/q), ID0是由制造工艺、UBS、UTH决定的系数。电流电压符合指数关系，栅跨导gm比较大。,2020/7/7,27,4.2.3 CMOS反相器的直流传输特性,随着Ui由小变大(0UDD)， 反相器的工作状态可分为5个阶段来描述， 如图 4-9 所示。,图 4 - 9 (a)反相器的电路,2020/7/7,28,1、在AB段，0UiUTHN, IDN=0, N管截止，P管非恒流(饱和)导通，有： Uo=UOH=UDD (4-8),分段讨论：,2. 在BC段，,UTHNUiUo+|UTHP| (4-9a) 即：UGDP=|Ui-Uo|UT

16、HP| (4-9b) N管恒流导通， P管非恒流导通。输出电阻rdsp很小，相当于增益较小的放大器。,图 49 、(b)直流传输特性,2020/7/7,29,3. CD段,当Ui进一步增大，且满足：Uo+|UTHP|UiUo+UTHN时，两管的栅、漏区进入预夹断状态，同时饱和导通。输出电阻rdsp很小，增益很大。随着Ui增大，,Uo急剧下降，传输特性斜率接近垂直，此时的Ui值称之为反相器的阈值电压UiT,N管和P管的电流相等， 根据电流方程：,2020/7/7,30,令：,(N管的导电因子),则：,且：,可得反相器的阈值电压UiT为：,(P管的导电因子),2020/7/7,31,随着Ui继续上

17、升，当满足 Uo+UTHNUiUDD+UTHP (4 - 16),4. DE段,时，N管退出恒流(饱和)导通，进入线性导通区，而P管仍维持在恒流(饱和)导通区。 N管做为P 管的负载管，rdsn很小，所以增益减小，Uo变化缓慢。,2020/7/7,32,5. EF段,随着Ui进一步增大， 当满足 UDD+UTHPUiUDD (4 - 17),时，P 管截止，IDP=0, N管维持非饱和导通 而导致Uo=0。,由传输特性可以看出： 在UTHNUi UDD+UTHP 之间双管同时导通，反相器消耗直流功率。,2020/7/7,33,CMOS反相器直流工作特性,条 件,PMOS,NMOS,输出电压,区

18、域,AB,BC,CD,DE,EF,线性,线性,饱和,饱和,截止,截止,饱和,饱和,线性,线性,注：计算条件是UDD=+5V，UTHP=-1V，UTHN=+1V，n/p=1。,2020/7/7,34,CMOS传输门和反相器结构,PMOS,NMOS,CMOS传输门：,NMOS,PMOS,CMOS反相器：,2020/7/7,35,所谓噪声容限，是指电路在噪声干扰下，逻辑关系发生偏离(误动作)的最大允许值。,4.2.4 CMOS反相器的噪声容限,噪声容限是与输入输出电压特性密切相关的参数。该参数反映了门电路对噪声的忍耐程度。 三种不同定义的直流噪声容限 1、由极限输出电平定义的噪声容限 2、由单位增益

19、点定义的噪声容限 3、由反相器阈值点定义的最大噪声容限,2020/7/7,36,根据实际工作确定所允许的最低的输出高电平VOHmin，它所对应的输入电平定义为关门电平Voff。确定允许的最高输出低电平VOLmax，它所对应的输入电平为开门电平Von。,输出高电平的噪声容限： VNH=VOHVON=VDD VON 输出低电平的噪声容限： VNL=VOFFVOL=VOFF,1、由极限输出电平定义的噪声容限,2020/7/7,37,2、由单位增益点定义的噪声容限,噪声容限的另一种定义是以两个单位增益点为界，它们和理想逻辑电平之间的范围为CMOS电路的直流噪声容限。,输出高电平的噪声容限： VNH=V

20、OHVC2=VDDVC2 输出低电平的噪声容限： VNL=VC1VOL=VC1,其中：,注：计算条件是VDD=+5V，VTHP=-1V，VTHN=+1V,2020/7/7,38,以输入阈值电压UiT为界，则低端的噪声容限为UNL，高端的噪声容限为UNH，如图4 - 10所示，有： UNL=UiT (4 - 18) UNH=UDD-UiT (4 - 19),若要使高端噪声容限和低端噪声容限相等，即 UNL=UNH (4 - 20),图 4-10 噪声容限定义,则：,(4 - 21),人们称此时的噪声容限为最佳噪声容限。,3、由反相器阈值点定义的最大噪声容限,2020/7/7,39,从式反相器的阈

21、值电压UiT又知,(4 - 22),若P管阈值电压UTHP与N管阈值电压UTHN相等， 则得 N=P (4 - 23),(4 - 24),导电因子：,2020/7/7,40,可以看出：在最佳噪声容限下，要求P管尺寸比N管大24 倍。 如果沟道长度设计成一样的， 则P管的沟道宽度要比N管大， 即,(4 - 26a) (4 - 26b),如果取：,(4 - 27a),得到：,则：,(4 - 27b),那么UiT偏小(左移)， UNLUNH。,2020/7/7,41,CMOS反相器版图,简单版图图例,反相器电路,为了使CMOS反相器获得最佳性能，常采用对称设计。使反相器中的NMOS管和PMOS管性能

22、完全对称。,2020/7/7,42,图 4-11 N=P , 的反相器版图,最佳容限噪声 (N=P )下反相器版图：,即满足： N=P（跨导系数相等）,In,Out,2020/7/7,43,用于CMOS反相器延迟分析的RC模型如图4-13所示。 将管子导通时的电流电压关系等效为一个电阻，其中RP表示P管导通时的等效电阻，RN表示N管导通时的等效电阻；RL为连线电阻，CL为负载电容。如果反相器级联，那么CL代表下一级反相器的输入栅电容。,4.2.5 CMOS反相器的门延迟、级联以及互连线产生的延迟,1. CMOS反相器的延迟分析模型,图 4-13 CMOS反相器电路及RC模型 (a) 电路； (

23、b) RC模型,2020/7/7,44,如图 4- 4所示，在Ui从0到UDD变化的过程中，N管的工作状态由截止区饱和区(恒流区)线性区变化。,2. RP、RN的估算,图 4 - 14 等效电阻的近似计算,2020/7/7,45,对于NMOS管：,线性区电压：Ulin=(UDD-UTHN)/2，而电阻Rlin=Ulin/Ilin； 饱和区电压：Usat=UDD，而电阻Rsat=Usat/Isat； 取其平均值作为NMOS管的等效电阻RN： RN=(Rlin+Rsat)/2,即：,2020/7/7,46,式中， 饱和区电流Isat和线性区电流Ilin分别为：,(4 - 30a),(4 - 30b

24、),(4 - 31a),2020/7/7,47,根据式(4-27)(4-31)，可以用一个近似式来计算RN，即,(4-31b),依据同样的方法可以推导出计算Rp的近似公式。 实际应用中，RN和RP的比值更有意义，在电源电压和阈值电压相同的条件下，电流与导电因子N(或P)成正比，故：,(4-32),注：在相同的尺寸下，RpRN。,2020/7/7,48,(1)、 tr、 tf、 td的定义 tr：输出电压Uo从0.1UDD上升到0.9UDD所 需的时间(UDD为Uo的振幅)。 tf: 输出电压Uo从0.9UDD下降到0.1UDD所需 的时间。 td: Uo从0上升到0.5UDD所需的时间。,3.

25、 CMOS反相器上升时间tr、下降时间tf、 延迟时间td的计算,2020/7/7,49,暂令RL=0, 则CL充放电电路如图 4-15所示:,图 4 - 15 CL的充放电电路 (a) CL充电电路； (b) CL放电电路,2020/7/7,50,CL充电期Uo(t)表达式为:,(4 - 33),CL放电期Uo(t)表达式为,根据tr和tf的定义，得 tr=2.2RPCL (4 - 35) tf=2.2RNCL (4 - 36),(2)、 CMOS反相器上升时间tr、下降时间tf的计算,2020/7/7,51,反相器延迟时间分为：上升延迟时间tdr和下降延迟时间tdf, 总的平均延迟时间td为：,(4 - 38),(3)、延迟时间td的计算,图 4-16 延迟时间td的含义,如图4-16所示，如果输入为理想阶跃波形，那么经过一级非门以后其延迟时间为：,2020/7/7,52,经过两级反相器的延迟时间为：,(4 - 40),2020/7/7,53,在版图设计中，往往用