常用逻辑电路.ppt

1、第2章 计算机中常用逻辑电路,2.1布尔代数基础 2.2常用组合逻辑电路 2.3常用时序逻辑电路,2.1布尔代数基础,2.1.1逻辑代数的基本运算及电路实现 2.1.2逻辑代数的基本公式 2.1.3逻辑表达式的代数法化简 2.1.4逻辑表达式的卡诺图化简,2.1.1逻辑代数的基本运算及电路实现,1.逻辑函数的表示方法： 逻辑表达式 真值表 逻辑电路,2.逻辑代数的基本运算 (1) “与”运算，逻辑乘 当决定一事件的所有条件都具备之后，这事件才会而且一定会发生，称这种关系为与逻辑关系。 逻辑表达式： 以两变量为例 F=AB 此式说明：当逻辑变量A、B同时为1时，逻辑函数输出F才为1。其他情况下，

2、F均为0。 实现电路：实现与运算的逻辑电路叫与门。 真值表：反映逻辑变量与逻辑函数关系的表格。 如下所示：,与逻辑的表示,(2)“或”运算，逻辑加 当决定一事件的所有条中，只要具备一个条件，这事件就会发生，称这种关系为或逻辑关系。 逻辑表达式： 以两变量为例 F=A+B 此式说明：当逻辑变量A、B只要有一个为1 时，逻辑函数输出F为1。,或逻辑的表示,(3) “非”运算 求反,非逻辑的表示,真值表,与非门 （A、B是输入，F是输出）,3.其他逻辑运算及其表示 (1)与非逻辑 与非运算是与运算和非运算的组合，先进行与运算，再进行非运算。,真值表,（2）或非逻辑(NORNOT-OR),逻辑表达式：

3、,（3）与或非 与或非运算是与运算、或运算和非运算的组合，先进行与运算，再进行或运算，最后进行非运算。,（4）异或逻辑 当A、B不相同时，输出P为1；当A、B相同时，输出P为0。,（5）同或逻辑： 当A、B相同时，输出P为1；当A、B不相同时，输出P为0。,4.门电路的实现 （1）用开关电路实现逻辑函数 逻辑代数的基本逻辑关系可以用开关电路来实现，这是信息论的创始人香侬(Shannon)在1940年首先提出的。用开、关状态或高、低电平分别代表0，1；命题为真，线路建立连结；命题为假，线路断开连结。如图所示：,（2）计算机中的开关元件： 半导体二极管 半导体三极管 MOS管 他们是构成电子开关的

4、基本开关元件。数字电路中的晶体二极管、三极管和MOS管工作在开关状态。导通状态：相当于开关闭合。截止状态：相当于开关断开。,(a)二极管的开关特性 正向导通时UD(ON)0.7V（硅） RD几 几十 相当于开关闭合 反向截止时 反向饱和电流极小 反向电阻很大（约几百k） 相当于开关断开,( b) 三极管的开关特性 在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。,开关等效电路,(1) 截止状态 条件：发射结反偏 特点：电流约为0,(2)饱和状态 条件：发射结正偏，集电结正偏 特点：UBES=0.7V，UCES=0.3V/硅,典型的五管TTL“与非

5、门”,GND,2.1.2逻辑代数的基本公式,1.互补律,BACK,2.1律,3.0律,4.交换律,5.结合律,6.分配律,7.对合律,8.重叠律,9.吸收律,10.反演律 (德摩根定律),11.包含律,用真值表验证公式的正确性 例：真值表验证摩根定律,2.1.3逻辑表达式的代数法化简,代数法化简就是利用逻辑代数的公式、定理、规则，对逻辑表达式进行化简。主要有以下方法：,BACK,1.并项法：利用并项公式并两项为一项，并消去一个互补因子。 【例题1】,【例题2】,2.吸收法 利用公式AABA，吸收多余与项。,【例题1】,【例题2】,3.消去法 利用吸收律:,【例题1】,4.配项法 函数式增加适当

6、的项，进而可消去原来函数中的某些项。,【例题1】,2.1.4逻辑表达式的卡诺图化简,BACK,1.最小项(MinTerm) 逻辑函数有n个变量，由它们组成的具有n个变量的乘积项中，每个变量以原变量或反变量的形式出现且仅出现一次，这个乘积项为最小项。N个变量有2n个最小项。 例如：n=3，对A、B、C，有8个最小项: 为方便起见，将最小项表示为mi,任何逻辑函数均可表示为唯一的一组最小项之和的形式，称为逻辑函数的标准与或表达式。 例：,BACK,2.卡诺图(Karnaugh Map): 卡诺图是逻辑函数的图示表示，对于n变量卡诺图而言，将矩形分成2n 个小方块，将 n 变量逻辑函数的 2n 个最

7、小项分别用这 2n 个小方格表示，每个小方块对应一个最小项。逻辑函数表达式中含有的最小项的小方格中填入1。最小项与小方格的位置对应关系如下：,BACK,2变量卡诺图,m3代表最小项AB,非变量用0表示，原变量用1表示,3变量卡诺图由8个最小项组成，对应图中8个小方格 注意：表中最小项编码按循环码顺序排列，即相邻两个编码之 间只有一位数不同，而且首尾两个编码之间也只有一位数不同。,3变量卡诺图,2位循环码： 00011110 3位循环码： 000001011010 110111101100,4变量卡诺图,3.卡诺图化简的步骤 (1) 画出卡诺图； (2) 在函数最小项对应的小方块填“1”，其他方

8、块填“0”； (3) 合并相邻填“1”的小方块，两个方块合并消去一个取值互补的变量（一维块）；4个方块合并消去两个取值互补的变量（二维块）； (4) 将合并化简后的各与项进行逻辑加，即为所求逻辑函数的最简与或式。,4.画包围圈的规则是： （1）圈要尽量大，这样消去的变量就多，但每个圈中所包含的的方格数只能是2n，且只有相邻的1才能被圈在一起； （2）圈要尽量少，这样逻辑函数的与项就少，但所有填1的方格必须被圈，不能遗漏； （3）每个为1的方格可被圈多次，但每个圈中至少有一个1只被圈过一次；。,5.几何相邻的情况： 相接紧挨着，如m5和m7、m8和m12等； 相对任意一行或一列的两头（即循环相邻

9、）如m4和m6、m8和m10 、m3和m11等；,6.合并消去变量的规则 如果相邻的两个小方格同时为“1”，可以合并一个两格组（用圈圈起来），合并后可以消去一个取值互补的变量，留下的是取值不变的变量。, 如果相邻的四个小方格同时为“1”，可以合并一个四格组，合并后可以消去二个取值互补的变量，留下的是取值不变的变量。逻辑相邻的情况举例如图, 如果相邻的八个小方格同时为“1”，可以合并一个八格组，合并后可以消去三个取值互补的变量，留下的是取值不变的变量。相邻的情况举例如图,2.2 常用组合逻辑电路Combinational Logic Circuit,2.2.1 三态门 2.2.2 译码器 2.2

10、.3 数据选择器 2.2.4 数据分配器 2.2.5 编码器 2.2.6 数据比较器 2.2.7 加法器,2.2.1 三态门,门电路式组合逻辑电路的基本单元。所谓组合逻辑电路是指 电路某一时刻的输出只取决于此时刻的输入。是输入状态的 “逻辑组合”。如与非、与或逻辑门等。 组合逻辑电路的特点是电路的输出只是和输入的当前状态有 关，和电路过去的状态无关。,1.三态电路 Tri-State Circuit 除了正常的0态和1态，还有一种高阻态， 此时相当于电路与其他部分断开。,2.在计算机中的应用如下图：两个信号D1和D2通过三态门和总线相连。系统要求电路1、2只能有一个处于正常态 ，若要求D1向B

11、US传送，则应有：若要求D2向BUS传送，则应有：,2.2.2 译码器（Decoders）,1. 3-8译码器 38译码器是一种3输入8输出的变量译码器。一组输入代码的组合将在某一输出端上产生特定的电位。如图：,C为输入信号的最高位，A为最低位； Y为输出信号,2.有使能端的2-4译码器,3.用38译码器分配地址区,地址空间的对应关系如图：,2.2.3 数据选择器,1.数据选择器的功能 在控制信号作用下，从多个输入中每次选中一个输出。因此又称多路开关(MultiplexerMUX)。是计算机系统中使用最多的一类中规模器件。下图是一个带控制端的4选1数据选器逻辑框图：,4选1数据选器真值表,使能

12、（Enable）控制端 1，选择器被禁止 0，选择器输出Y Di,2.数据选择器用于总线发送控制,数据选择器控制总线发送将8位数据依次送到总线上,2.2.4 数据分配器能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路，叫做数据分配器，又称为多路分配器，其逻辑功能正好与数据选择器相反。,2.2.5 编码器,1.编码器(Encoder) ： 功能：对应输入的每一个状态，输出一个编码。 局限：只有互斥输入时，才能用这种编码器。即在任一时刻所有输入线中只允许有一个为“0”，否则编码器会发生混乱。必须用优先编码器。 例：4-2编码器功能表如下：,2.优先编码器 当两条或两条以上线输入同

13、时为“0”时，优先按输入编号大的编码， 称优先编码器(Priority Encoder) 。例如8-3优先编码器如下：,A2,A1,A0用反码编码,2.2.6 数据比较器,功能：比较A、B两数大小，判断AB、AB、A=B并输出判断结果。,数据比较器功能表,2.2.7加法器,1.半加器 半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。设加数（输入端）为A、B ；和为S ；向高位的进位为Ci+1。半加器的真值表如图：,半加器的函数的逻辑表达式为： 逻辑电路图（用异或门和与门构成）如下：,2.全加器全加考虑低位向高位的进位，如图所示：,全加器（FA）是最基本的加法单元，它完成一位二进制

14、数 的相加。它有三个输入量：操作数Xi和Yi、低位传来的进 位Ci-1，两个输出量：本位和Si、向高位的进位Ci。,全加器的逻辑框图,3.串行进位加法器 实现两个多位数相加时，必须使用多个全加器。串行进位加法器每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，进位延时较长。,串行进位全加器,4.超前进位加法器 基本思想是：利用超前进位逻辑电路，根据输入信号同时形成各位向高位的进位，则各位的全加器就可以同时运算。带有超前进位逻辑的加法器又称为先行进位加法器。,并行进位链,先行进位电路CLA74182,并行进位的特点 同时产生进位 加法延时缩短 实现相对复杂,2.3常用时序逻辑电路,2.

15、3.1 触发器 2.3.2 寄存器 2.3.3 移位寄存器 2.3.4 计数器,2.3.1触发器,触发器是能存储1位二进制数的记忆元件。是时序逻辑电路的基本单元。所谓时序电路(sequential circuit)是指电路某一时刻的稳定输出不仅取决于当前输入(present input )，还取决于过去输入(past input)。 触发器据有两个稳定的互补输出，能保持稳定的状态（记忆功能），在时钟信号的作用下，能够接收外来数据而改变状态。,RS=10;置”0”; 复位(Reset) RS=01;置”1”; 置位 (Set) RS=11;保持,1 基本R-S触发器,由二个与非门交叉藕合构成。

16、基本RS触发器具有置0、置1和保持三种功能。,2.边沿触发型D触发器 触发器由统一的时钟脉冲CP（Clock Pulse）控制，触发器只接收时钟脉冲CP跳变到来时刻的输入。 CP1及CP0期间，输入数据变化不会影响触发器状态。,功 能 表,逻 辑 框 图,波形图,3.负边沿触发的J-K触发器,J-K触发器功能表,功能说明: 在CP端下降沿()到来之时， 若J=K=0，JK触发器 处于保持状态； J端与K端状态相反时，Q端的状态与J端相同； 若J=K=1，每当时钟下降沿到来之时，触发器都要翻转一次。,2.3.2寄存器(Register),1.用途与特点 在计算机中用于存储指令、数据、运算结果 寄

17、存器的重要逻辑元件是触发器 寄存器速度最快，但容量最小,2.4D触发器构成的寄存器 功能：时钟的上升沿到来时数据进入寄存器。,3.具有Hold功能的4D寄存器,2.3.3 移位寄存器,1.功能和特点 具有移位功能的寄存器称为移位寄存器。 功能：移位寄存 结构特点： 把若干个触发器串接起来,就可以构成一个移位寄存器。寄存单元的个数就是移位寄存器的位数。 在公共时钟的作用下，各个寄存单元的工作是同步的。每输入一个时钟脉冲，寄存器的数据就顺序向左或向右移动一位。,2.移位寄存器的移位方向 右移是指数据由左边最低位输入，依次由右边的最高位输出； 左移时，右边的第一位为最低位，最左边的则为最高位，数据由

18、低位的右边输入，由高位的左边输出。,3.移位寄存器的分类： 单向移位寄存器：右移或者左移 双向移位寄存器：同时具备左移和右移功能的寄存器叫双向移位寄存器。 循环移位寄存器：将移位寄存器的最高位的输出接至最低位的输入端，或将最低位的输出接至最高位的输入端。这种移位寄存器称为循环移位寄存器。循环移位寄存器在移位过程中数据不丢失，仍然保持在寄存器中。,4. 4位单向移位寄存器 由4个D触发器组成，4个D触发器共用一个时钟脉冲信号。 对右移寄存器数码由最左边的FF0的DI端串行输入。每一个触发器的输出其右边触发器的输入，则对应每一个CP上升沿，数据右移一位。 左移位寄存器数码由最右边的FF3的 端串行输入。每一个触发器的输出其左边触发器的输入，则对应每一个CP上升沿，数据左移一位。,右移位寄存器的状态表如下：,2.3.4同步计数器,1.计数器的功能： 记录外部事件或者计数脉冲的变化次数；同步计数器对脉冲计数CP进行计数，没到来一个脉冲变化一次计数器状态。 2.计数器的种