Chap3 组合逻辑电路的分析与设计

1、Chap3 组合逻辑电路的分析与设计,组合逻辑电路的定义: 在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的电路。,组合逻揖电路,A1,A2,An,L1,L2,Lm,Li = f (A1,A2,An) ( i = 1,2, ,m),组合逻辑电路特点: 输出与输入之间无反馈延迟通路; 电路中不含记忆单元。,3.1 组合逻辑电路分析,目的 : 确定已知电路的逻辑功能 分析步骤 由逻辑图写出输出端的逻辑表达式; 化简; 列真值表; 根据对真值表和逻辑表达式分析，确定逻辑功能。,例. 如图电路，分析其功能,=1,=1,A,C,B,L,Z,解答:,1) 逻辑表达式,2) 列真值表

2、,3) 分析,三位二进制数的奇偶效验，奇数个1，输出为1。,基于Protel 99se 的计算机仿真电路,脉冲源参数设定,Va参数设定,Vc参数设定,Vb参数设定,电路仿真波形,从中得: 可通过波形波图表示逻揖关系,观察红图中的现象，是否与预想一致?为什么?,例.分析如图逻辑电路功能,解答,写出逻辑表达式 从输入到输出逐级写出.,2)作真值表,真值表,3) 功能分析,半加器: S为和，C为进位,电路仿真,1)用于仿真的电路图,2)仿真激励源设置,Va参数设定,Vb参数设定,电路仿真波形,3.2 组合逻辑电路设计,组合逻辑电路设计与分析过程相反。 组合逻辑电路设计步骤 根据电路对逻辑功能的要求，

3、列真值表; 化简(通常用卡诺图)，得出最简逻辑表达式; 按要求变换表达式，从而画出逻辑图。,例3.2.1. 用与非门与反相器，设计一个3输入(I0、 I1、I2) 、3输出(L0、L1、L2)的信号排队电路。功能是: 1) I0=1,则有L0=1,L1=L2=0; 2) I0=0、I1=1,则有L0=L2=0,L1=1; 3) I0=I1=0、 I2=1, 则有L0=L1=0,L2=1; 4) 输入均为0，则输出均为0。,解答:,1) 根据题意列真值表,真值表,2) 写出逻辑表式,3) 根据要求变为与非形式,4) 画逻辑图,例3.4.2 设计一个可逆的四位码变换器。在控制信号C=1时，将842

4、1码转为格雷码;C=0时，将格雷码转为8421码。,解答,对应的组合逻辑电路可用如下框图表示,当C=0，输入为8421码，输出为格雷码,gi,当C=1，输入为格雷码，输出为8421码,bi,1) 根据要求列真值表,格雷码,真值表,2)分别画出C=1和C=0时的卡诺图,C=1,C=1,C=0,C=0,3)根据卡诺图写出逻辑表达式,4) 根据逻辑表达式画逻辑图,Protel 99se 的Pspice对电路仿真验证,a) 用于仿真的电路图,b) 激励源参数设定,X0设定,X1设定,X2设定,X3设定,C设定,c) 仿真波形图,仿真波形图( C=1),仿真波形图( C=0 ),3.3 组合逻辑电路中的

5、竞争冒险,竞争冒险的概念 从信号的输入到稳定输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由此，可能会使逻辑电路产生错误输出。这种现象称为竞争冒险。,产生竞争冒险的原因,典型电路,工作波形,不该出现的干扰脉冲冒险,两个信号到达与门的时刻不同，称竞争,电路中存在反相器产生的互补信号，且在互补的信号发生变化时可能出现冒险现象,Protel 99se 的Pspice对电路仿真验证,a) 仿真电路,b) 仿真结果,消除竞争冒险的方法,1) 发现并消掉互补变量,2) 增加乘积项,3) 输出端并联电容器,目的是不出现,目的是封锁窄脉冲传递到输出端,用电容吸收输出端的窄脉冲,本章到此结束