ESD 静电测试及其防护方法_第1页
ESD 静电测试及其防护方法_第2页
ESD 静电测试及其防护方法_第3页
ESD 静电测试及其防护方法_第4页
ESD 静电测试及其防护方法_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、Shenghua技术LCM产品部门,ESD基本概念简介,静电测试和保护基本概念,静电放电模式人类放电模式(HBM)机器放电模式(Machine Model,MM)部件充电模式(cheman-Body Model,MM) 静电放电测试组合I/o针脚的静电放电测试针脚-to-VSS的静电放电测试VDD-to-VSS针脚的静电放电测试analog针脚的静电放电测试CDM的静电放电测试、静电测试和保护基本概念、人体放电模式(HBM)、HBM的ESD发生、在不同HBM静电电压下测试标准3360 eiaj-IC-121方法20,机械放电模式(MM)的工业标准测试等效电路及其压力容量等级分类,机械放电模式(

2、MM),人体放电模式(2-KV)和机械放电模式出现PS-mode:VSS脚接地、该I/o脚的VSS脚放电、VDD和其他脚均漂浮的正ESD电压。 如果NS-mode:VSS脚接地,并且已放电VSS脚的负ESD电压,则与VDD不同的脚将浮动。如果PD-mode:VDD脚接地,则该I/O脚的VDD脚放电时将出现正确的ESD电压,并且VSS将与其他脚一起浮动。如果ND-mode:VDD脚接地,并且负ESD电压为该I/O脚放电VDD脚,则VDD与其他脚一起浮动。Pin-to-Pin的静电放电测试,Positive-mode:的ESD电压出现在I/O脚上。此时,所有其他I/O脚将接地在一起,但所有VDD脚

3、和VSS脚将浮动。Negative-mode:的负ESD电压出现在I/O脚。此时,所有其他I/O脚将接地在一起,但所有VDD脚和VSS脚将浮动。VDD-to-VSS的静电放电测试,Positive-mode:的ESD电压出现在VDD脚上。此时,VSS脚将接地,但所有I/O脚将浮动。Negative-mode:的负ESD电压出现在VDD脚部。此时,VSS脚将接地,但所有I/O脚将浮动。Analog Pin的静电放电测试,Positive-mode:的ESD电压显示在差分输入级别的正输入针脚上,差分输入级别的负输入脚将接地,但所有其他I/O脚、VDD脚和VSS脚将浮动。Negative-mode:

4、的负ESD电压出现在差分输入级别的正输入插针上。此时,差异输入级别的负输入脚将接地,但所有其他I/O脚以及VDD和VSS脚将浮动。CDM的静电放电测试,在Positive-mode:整个IC浮动的情况下,IC的矩阵先充电,具有阳极电压,然后IC的所有脚以直接接地的方式放电;Negative-mode:整个IC处于浮动状态时,IC的底座首先充电,具有阴极电压,然后该IC的一只脚直接接地放电。静电放电错误判断、绝对泄漏电流IC经ESD测试后,输入/输出脚的泄漏电流超过1A(或10A)。漏电电流随添加的偏置大小而增加,在测量漏电电流时添加的偏置使用5.5V(VDDX1.1)或7V(VDDX1.4)。通过ESD测试相对I-V漂移IC后,通过Input/Output脚进入IC内部的I-V特性曲线漂移为30% (20%或40%)。功能观察法将功能正常、符合规格的IC的每只脚根据测试组合以特定电压额

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论