数字电路：全加器比较器

1、1,4.2 二进制运算电路,1 半加器和全加器的运算逻辑,半加器,2 集成多位加法器芯片,串行进位加法运算,超前进位集成4位加法器74ls283,全加器的应用,2,分为不考虑低位来的进位和考虑低位进位两种情况,半加器,全加器,两个1 位二进制数相加的过程,3,不考虑低位进位，将两个1位二进制数a、b相加的逻辑运算,半加器的真值表,逻辑表达式,逻辑图,c = ab,1. 半加器（half adder）,1-2 半加器和全加器,4,全加器进行加数、被加数和低位来的进位信号的相加,2. 全加器（full adder）,5,逻辑图,全加器逻辑图与实现电路,实现电路,6,两个半加器构成一个全加器,7,0

2、,1,1,0,1,0,0,1,1,两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位,两个4 位二进制数相加的过程,8,3 集成多位加法器芯片,1.串行进位加法器-采用四个1位全加器组成,在电路上如何实现两个四位二进制数相加？ a3 a2 a1 a0 + b3 b2 b1 b0,低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行,串行进位加法器运算速度不高。,9,2. 超前进位集成4位加法器74ls283,74ls283逻辑框图,74ls283引脚图,10,进位输入是由专门的“进位逻辑门”来提供,超前进位加法器使

3、每位的进位直接由加数和被加数产生，而无需等待低位的进位信号,3. 超前进位加法原理,该门综合所有低位的加数、被加数及最低位进位输入,11,74ls283逻辑图,12,3. 超前进位加法器74ls283的应用,例1 用两片74ls283构成一个8位二进制数加法器,在片内是超前进位，而片与片之间是串行进位。,13,余3码输出,1,1,0,0,例2 用74ls283构成8421bcd码转换为余3码的码制转换电路,8421码,余3码,0000,0001,0010,0011,0100,0101,+0011,+0011,+0011,co,14,补码和反码的关系式 : n补=n反+1。,反码和补码,这里只讨

4、论数值码，不包括符号位,原码,自然二进制码,反码,将原码中的所有0变为1，所有1变为0后的代码。,反码与原码的一般关系式：n反=（2n 1）n原,补码,n补=2n n原,原码：0 0 0 1 0 1,反码：1 1 1 0 1 0,1 1 1 1 1 1,补码：1 1 1 0 1 1,例3* 利用加法器完成减法运算,15,加补码完成减法运算,1）ab 0的情况。,1 0 1 0 0,0 0 1 0 0,补码和反码的关系式 : n补=n反+1,进位反相,借位,2）ab 0的情况。,0 1 1 0 0,借位,1 1 1 0 0,进位反相,结果表明，在ab 0时，借位信号为0，所得的差就是差的原码。,

5、在ab 0时，借位信号为1， 所得的差是差绝对值的补码。,16,由加补码完成减法运算的减法器电路,17,4.3 数值比较器,1 数值比较器的逻辑功能,2 集成4位数值比较器74ls85,集成数值比较器74ls85的功能,数值比较器的位数扩展,18,1 数值比较器的逻辑功能,1位比较器真值表,1位数值比较器对两个1位二进制数a、b进行比较,数值比较器完成对两个二进制数a、b进行大小比较,真值表,逻辑表达式,逻辑图,19,先从高位比起，高位不等时，即可区别数值的大小,当高位相等，再比较低位数，比较结果由低位决定,2. 多位数值比较器的设计原则,20,74ls85的引脚图,74ls85比较器不仅能完成两个4位二进制数的大小比较，还能扩展为更多位数的数值比较,74ls85的示意框图,3. 集成4位数值比较器74ls85,21,74ls85功能表,22,用两片7485组成8位数值比较器（串联扩展方式）,低位片,高位片,低四位,高四位,输出,在位数较多或比较速度有要求时应采取并联方式,4. 集成数值比较器的位数扩展（串联方式）,23,b3a3b0a0,b7a7b4a4,b11a1