4时序电路引论.ppt

1、第四章时序逻辑电路导论4.1时序逻辑电路的基本概念和特性：电路在任何时候的输出稳定值不仅与当时的输入信号有关，还与当时之前的电路状态有关；该电路结构具有反馈回路。4.1.1时序逻辑电路的结构模型、外部输入信号、外部输出信号、驱动信号和状态信号，其中X、Z、W和Q都可以是多变量的。描述时序逻辑电路的三个方程3360、输出方程： Z(tn)=FX(tn)、Q (tn)、驱动Q (tn)、状态方程： Q(tn 1)=HW(tn)、Q(tn)、4.1.2状态表和状态图、描述时序电路的其他两种方法3360状态表和状态图、示例：时序电路具有一个输入变量X、两个状态变量q1和q2以及一个输出变量Z。两个状态

2、变量的四个不同值可以定义四个状态33330假设电路的状态表和状态图如下图：所示。当X信号按011010100的顺序输入电路时，电路的输出和状态转换如下：(让电路的初始状态为A)，4.2存储器设备，由存储器设备组成。能够存储一位二进制信号的器件称为存储单元电路。大多数存储单元电路是双稳态电路。双稳态电路以：为特征，具有两个稳定状态，用0和1表示。当没有外部信号时，电路长时间处于一定的稳定状态。这两种稳定状态可以用来表示一种状态。它有一个或多个输入端，可以使电路在外部信号的激励下从一种状态变为另一种状态。有两种类型的存储单元电路：(1)锁存器，(2)触发器，锁存器：通过激励信号直接控制电路状态的存

3、储单元。除了激励信号，触发器：还包括称为时钟的控制信号输入。激励信号和时钟一起控制电路的状态。锁存器和触发器操作波形示意图：4.3锁存器，(1)电路结构和逻辑符号，RD :复位端(置0端)；两个输入端(励磁端):4.3.1 RS锁存器，(2)逻辑功能分析，让：电路的原始状态表示为Qn，新状态表示为Qn 1。标准差=0；RD=0(无激励信号)，有以下两种情况：0，1，1，0，0，1，0，1，结论3360 qn1=qn，SD=0；RD=1(设置0信号有效):结论： Qn 1=0，SD=1；RD=0(设置为1，信号有效):结论： Qn 1=1，SD=1；RD=1(当设置为0和1时，信号有效):一般而

4、言，不应使用标准差=标准差=1。RS锁存器的约束条件：SDRD=0。RS锁存器由与非门组成：(3)RS锁存器的功能描述，保持，置0，置1，禁止，特性表，特性方程，状态图，RS锁存器的工作波形图(初始状态假定为0)，4.3.2门控RS锁存器，在RS锁存器的基础上增加控制信号，使锁存器状态转换的时间由控制信号控制。当C=0，RD=标清=0时，锁存状态保持不变。门控RS锁存特性方程：4.3.3 D锁存，可将激励输入端呈现的单通道数据D存储到交叉耦合结构的锁存单元中。d锁存器原理图：电路功能分析：4.4触发器，一个特殊的定时控制信号称为“时钟”，用于限制存储单元状态的变化时间。具有这种特性的存储单元电

5、路称为触发器。4.4.1主从触发器，1。主从RS触发器。当CP=0时，主锁存器F1的控制门打开并处于工作状态，主锁存器根据S和R的值改变中间状态Qm；从锁存器F2的控制栅极关闭并处于保持状态；1。电路结构，2。工作原理：(2)当CP=1时，主锁存器F1的控制门关闭，进入保持状态；从锁存器F2的控制门打开并处于工作状态，电路根据Qm的状态改变输出状态；3。电路特性，电路的输出状态在CP脉冲的低电平或高电平期间最多只改变一次；(输出状态在控制信号的有效周期内多次变化的现象通常称为翻转)，(2)主从式RS触发器用于时序电路，不会因不稳定而产生振荡。4。电路符号，5。特性表和特性方程，基本上与RS锁存

6、器相同，只是在列出特性表时应增加CP脉冲标志。6.主从RS触发器的时序波形，2。主从式D触发器，工作原理：(1)当CP=0时，主锁存器被选通，Qm=D，从锁存器保持其原始状态；(2)当CP=1时，主锁存器保持其原始状态，从锁存器被选通，Q=Qm，特性方程：Qn 1=D，时序波形图，3。主从JK触发器，为了消除主从RS触发器：RS=0的约束条件，设计了主从JK触发器：的结构，(1)电路以d触发器为核心，不存在约束条件；(3)从电路可以看出，CP通过一个非门被送到D触发器，所以当CP的下降沿到达时，具有这种结构的JK触发器改变状态。(5)状态图，(6) JK触发器，异步清零并设置为1，多驱动输入。

7、(7)主从JK触发器的时序波形，主从触发器的抗干扰能力不强，如果主从RS触发器3360和边沿触发器4.4.2的特性，边沿触发器：当时钟稳定在0或1时，输入信号不能进入触发器，触发器的新状态只取决于时钟脉冲有效边沿到达前的输入信号和内边沿触发器具有良好的抗干扰性能。1.保持闭锁D触发器，(1)电路结构和符号，(2)工作原理，异步清零，异步设置为1，a. CP=0，b. CP=1。注意：此时，D不会改变。在CP=1 (CP=0)之前的时刻，如果信号D=0相加，则有：因为M=N=1，输出q保持不变。CP从0变为1，在这短时间内，D=0保持不变，那么有：Qn 1=D=0，在上述情况下，如果D变化，即从

8、0变为1，由于图中红线的作用，电路输出状态保持不变。在CP=1 (CP=0)之前的时刻，如果信号D=1被相加，则存在：因为M=N=1，所以输出q保持不变。CP从0变为1，这意味着D=1在如此短的时间内保持不变。在上述情况下，如果D改变，即从1到0，由于蓝线连接到M端，输出将保持不变。QN 1=D=1。(3)继续封锁D触发器的特性表和工作波形图，表示上升沿触发3。CMOS边缘。(1)电路结构，从图中可以看出，当CP=0时，TG1和TG4导通，TG2和TG3截止；当CP=1时，TG1和TG4关闭，TG2和TG3打开。(2)工作原理：当CP=0时，在：TG1和TG4开启，TG2和TG3关闭；当CP从

9、0变为1时，在：TG2和TG3开启，TG1和TG4关闭。可以看出，这种类型的触发器属于上升沿触发的d触发器。4.5触发器逻辑功能的转换，触发器逻辑功能转换图：将现有的触发器转换成所需的触发器功能，实际上是找到转换电路，即找到转换电路的函数表达式：x=f1 (a，b，qn) y=F2 (a，b，qn)，4.5.1代数方法，通过比较现有的触发器与等待的触发器，找到转换电路的函数表达式。示例：将JK触发器转换为D触发器。D触发器的特征方程为：QN1=D。为了找到转换电路的函数表达式，D触发器的特征方程可以转换为：通过比较JK触发器的特征方程，可以得到：示例3360将JK触发器转换为T触发器。T触发器的特点概括为： T=0和T=1触发器。注意：在这个电路中，因为使用了带下降沿的JK触发器，所以得到的T触发器也是带下降沿的。4.5.2图表方法，示例：将RS触发器转换为JK触发器。首先，列出JK触发器的特征表；根据RS触发器的特性，列出当满足JK触发器的特性时，S端和R端需要添加的信号；写出以下两个表达式： S=f1(J，k，Qn) R=f2(J，k，Qn)，0 1 0 0 1