微机原理第2章.ppt

1、第2章 8086系统结构,2.1 8086CPU的结构 2.2 8086的引脚信号和功能 2.3 8086存储器组织 2.4 8086系统配置 2.5 8086CPU时序,8086CPU的结构,一、 8086CPU的基本性能指标 二、 8086CPU的组成 三、 8086CPU的寄存器,一、 8086CPU的基本性能指标,（1）16位微处理器，数据总线(字长) ： 16位。 （2）主频：5MHz10MHz。 （3） 20位地址总线，寻址能力(寻址范围)为：220 = 1MB。 （4）采用高速运算性能的HMOS工艺制造。 （5）使用单一的+5V电源，40条引脚DIP封装。,指令执行部件 （EU）

2、,总线接口部件 （BIU）,二、 8086CPU的组成,功能： 总线接口部件BIU是CPU与外部（存储器和I/O端口）的接口，它提供了16位双向数据总线和20位地址总线，完成所有的外部总线操作。具有地址形成、取指令、指令排队、读/写操作数、总线控制等功能。,功能：完成指令译码和 指令执行的工作,8086CPU由两部分组成，指令执行部件EU和总线接口部件BIU。 总线接口部件BIU（Bus Interface Unit） 功能：总线接口部件BIU是CPU与外部（存储器和I/O口）的接口，它提供了16位双向数据总线和20位地址总线，完成所有的外部总线操作。具有地址形成、取指令、指令排队、读/写操作

3、数、总线控制等功能。 组成：4个16位段地址寄存器（CS、DS、ES、SS） 16位指令指针寄存器IP 20位物理地址加法器 6字节指令队列 总线控制器,BIU的特点： 地址加法器用来产生20位物理地址。8086可用20位地址寻址1MB的内存空间，而CPU内部的寄存器都是16 位，因此需要由一个附加的机构来计算出20位的物理地址，这个机构就是20位的地址加法器。 例如：CS0FE00H，IP0400H，则表示要取指令代码的物理地址为CS16+IP = 0FE000H+0400H = 0FE400H。 8086的指令队列为6个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中，

4、可以提高CPU的工作效率。,指令执行部件EU（Execution Unit）,功能：指令执行部件EU完成指令译码和指令执行的工作。 组成：算术逻辑单元ALU 标志寄存器PSW 4个16位通用寄存器（AX、BX、CX、DX） 4个16位专用寄存器（BP、SP、SI、DI） EU控制器,BIU与EU的动作协调原则 总线接口部件（BIU）和执行部件（EU）按以下流水线技术原则协调工作，共同完成所要求的信息处理任务： （1）每当8086的指令队列中有2个或2个以上空字节时，BIU就会自动把指令从存储器取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 （2）每当EU准备执行一条指令时，它会从

5、BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者I/O端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者I/O端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。,（3）当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。 （4）在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程

6、序段中的指令代码。 BIU与EU两者的工作是不同步的，8086可以在执行指令的同时，进行取指令代码的操作，即BIU与EU是一种并行工作方式，改变了以往计算机取指令译码执行指令的串行工作方式，大大提高了工作效率。,总结： BIU状态 （1）将指令按序取入指令队列（指令队列中只要有两个以上空，就取指令）； （2）响应EU的总线周期，完成访问存储器、I/O口； （3）空闲状态（指令队列不空，也无EU的总线的请求）。 EU状态 （1）从BIU指令队列前部取出指令，经指令译码后，执行指令； （2）访问存储器、I/O口，向BIU提出总线周期申请； （3） BIU指令队列空时，EU处于等待状态。,三、808

7、6CPU的寄存器,8086CPU的寄存器可分为通用寄存器、指针和变址寄存器（专用寄存器）、段寄存器、指令指针寄存器及标志寄存器。 1、通用寄存器 8086有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的数，也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。 除了作为通用寄存器外，它们还有专门的用途： AX（ Accumulator ）：累加器，存放算术运算操作数、结果； BX（ Base ）：基址寄存器； CX（ Count ）：计数器寄存器； DX（ Data ）：数据寄存器。,上面4个16位寄存器都具有通用性，从而提高了指令系统的灵活性。

8、但在有些指令中，这些通用寄存器还各自有特定的用法 ，如下表所示。 表 寄存器主要用途,2、段寄存器 段：内存中一段连续的空间，在程序中具有特定的用途。 段基址：段在内存中的起始地址 = 段基值 16 8086CPU系统中共有4个16位段寄存器，分别用于存放程序所要使用的4个存储段:代码段、堆栈段、数据段、附加段的段基值。 功能：段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。,3、指针和变址寄存器 8086有4个16位的指针或变址寄存器，用于存放某一段内的地址偏移量。 SI（ Source Index ）：源变址寄存器

9、 DI（ Destination Index ）：目的变址寄存器 SP（ Stack Point ）：堆栈指针 BP（ Base Point ）：基址指针,指针寄存器 BP 称为基址指针寄存器，用于存放偏移量，通常和SS段寄存器配合使用，在间接寻址中用于定位堆栈段中的内存单元。 SP 称为堆栈指针，用于存放偏移量，只能和SS段寄存器配合使用，且始终指向堆栈的栈顶，在堆栈指令中隐含的使用它来定位栈顶数据。,变址寄存器 系统中有两个16位的变址寄存器SI和DI，都用于指令的变址寻址方式。用于存放偏移量或偏移量的一部分 SI 称为源变址寄存器，通常和DS、ES这两个段寄存器配合使用，用于定位数据段或

10、附加段中的内存单元。在串操作指令中，用于指明源串偏移量。 DI 称为目的变址寄存器，通常和DS、ES这两个段寄存器配合使用，用于定位数据段或附加段中的内存单元。在串操作指令中，用于指明目的串偏移量。,4、指令指针寄存器 16位指令指针寄存器IP 用来控制CPU的指令执行顺序，用于存放偏移量，只能和代码段寄存器CS配合使用，可以确定当前所要取的指令的内存地址，且始终指向代码段中下一条将要读取到CPU指令队列的那条指令。 顺序执行程序时，CPU每取一个指令字节，IP自动加1，指向下一个要读取的字节；修改IP中内容的操作是CPU在每读取一条指令到指令队列后自动进行的，使它指向要读取的下一条指令。 中

11、断指令、调用子程序指令、跳转指令中可以隐含的修改IP寄存器中的内容。,5、标志寄存器 PSW 标志寄存器PSW（处理器状态字），用来存放运算结果的特征。 PSW为16位寄存器，其中共有9个标志位，可分成两类：一类为状态标志，一类为控制标志。 状态标志：表示前一步操作（如加、减等）执行以后，ALU所处的状态特征，后续操作可以根据这些状态标志进行判断，实现转移； 控制标志：可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。 PSW中各标志位的安排如下表所示。, 状态标志：6个 CF进位标志位，实现加法（或减法）时，当最高位出现进位（或借

12、位） ，CF位自动置1，反之置0。 PF奇偶标志位，当运算结果的低8位中l的个数为偶数时，则PF位自动置1，反之为0。 AF半进位标志位，实现加法（或减法）时，当低四位向高四位有进位（或借位）， AF位自动置1。通常用于对BCD算术运算结果的调整。 例如：1101 1000+1010 1110=1 1000 0110其中AF1，CF1 ZF零标志位，运算结果为0时， ZF位自动置1，否则清0。 SF符号标志位，当运算结果的最高位为1， SF自动位置1，否则清0。即与运算结果的最高位相同。 OF溢出标志位，字节运算大于十127或小于128时，字运算大于十32767或小于32768时，该位置1，反

13、之为0。, 控制标志：3个 TF单步标志位，当TF位置1时，进入单步工作方式，通常用于程序的调试。 IF中断允许标志位，若IF位置1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。 DF方向标志位，若DF位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。,例如： 0101 0100 0011 1001 0100 0101 0110 1010 1001 1001 1010 0011 CF0、AF1、PF1、ZF0、SF1、OF1（两正数相加结果为负）,2-2 8086CPU的引脚及其功能,8086CPU芯片都是40引脚双列直插式（DIP）封装的集成电路芯片，其中32个引

14、脚在两种工作模式下的名称和功能是相同的，还有8个引脚（2431） 在不同的工作模式下，具有不同的名称和功能。,(1)最小模式: 在系统中只有一个微处理器。 (2)最大模式： 两个或多个微处理器: 主处理器、协处理器。,AD15AD0（双向三态）： 地址/数据分时复用信号， 分时输出低16位地址信号及 输入/输出数据信号。 T1状态输出低16位地址信号， 然后外部地址锁存， T3状态输入/输出数据信号。 A19/s6A15/s3（输出三态）： 高4位地址/状态复用信号， 分时输出地址的高4位及 状态信息。,S4 S3 当前正在使用的段寄存器 0 0 ES 0 1 SS 1 0 CS，或者未用任何

15、段寄存器（I/O，INT） 1 1 DS,S6 ： 保持“0” 用以指示8086/8088CPU当前与总线连通； S5 ：为状态寄存器中断允许标志的状态，它在每个时钟周期 开始时修改，若当前允许可屏蔽中断请求，则S5置1， 若S5 =0，则禁止一切可屏蔽中断； S4、S3：共有四个组态，用以指明当前使用的段寄存器。,三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。,总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。8086/8088采用总线分时复用方法在不影响CPU功能的情况下，减少了CPU的引脚数目，使

16、系统得到简化。,8086的总线周期,取指令进入指令队列和与存储器、I/O端口传送数据时均需BIU执行一个总线周期。 （1）时钟周期：CPU时钟频率的倒数称为时钟周期，也称T状态。 （2）总线周期：BIU完成一次访问存储器或I/O端口操作所需要的时间称为总线周期。对于8086，一个基本的总线周期是由4个（或4个以上）时钟周期组成的。 （3）指令周期：执行一条指令所需要的时间称为指令周期，不同指令的指令周期的长短是不同的。一个指令周期是由几个总线周期组成的。,（4）一个基本的总线周期的4个T状态： T1：CPU向多路复用总线发出地址信息，指出要寻址的存储单元或I/O端口。 T2：低16位地址信号从

17、总线上撤销，呈高阻。高4位地址总线输出状态信息（指出可屏蔽中断是否允许，当前正在使用的段寄存器） T3：高4位总线仍然输出状态信息，低16位总线出现数据信号。 读-存储器或I/O端口的数据送到总线，写-CPU的数据送到总线上。 Tw：当被写入（或读出）数据的存储器或I/O端口不能及时配合CPU传送数据的情况下，存储器或I/O端口向CPU发出数据未准备好信号（READY），则CPU会在T3之后插入一个或多个附加的时钟周期Tw（等待状态），直至存储器或I/O端口准备好传送数据为止。 T4：总线周期结束。,（5）空闲周期,BHE/S7（输出、三态）：高8位数据允许/状态复用信号。 T1输出BHE有效

18、信号（表示高8位数据线D15D8上的数据有效）， T2T4输出S7 状态信号，但S7未定义实际意义。,MN/MX（输入）： 最小/最大工作模式选择信号。 当该引脚接+5V时， CPU工作于最小模式下； 当该引脚接地时， CPU工作于最大模式下。,RD（输出三态）： 读选通信号，低电平有效， 指明要执行一个读操作，具体是读内存单元，还是读I/O端口，取决于控制信号M/IO 。,WR （输出三态）： 写选通信号，低电平有效。 注：RD、WR信号不能同时有效。,M/IO（输出三态）： 存储器/IO端口控制信号， M/IO=1，选择访问存储器； M/IO=0，选择访问IO端口。,ALE（输出高电平有效

19、）： 地址锁存允许信号， 在任何一个总线周期的T1状态，ALE有效。CPU通过该引脚向地址锁存器8282发出地址锁存允许信号，把当前地址/数据复用总线上输出的地址信息锁存到地址锁存器8282中去。 注意：ALE信号不能被浮空。,DEN（输出三态）： 数据允许信号，低电平有效，作为外部数据收发器的选通信号，表示CPU当前准备发送或接收一个数据。,DT/R（输出三态）： 数据收/发控制信号。 用以控制数据总线收发器数据传送的方向， DT/R=1，表示发送数据-写； DT/R=0，表示接收数据-读。,READY（输入高电平有效）： “准备好”状态信号， 引脚接收来自于内存或I/O端口发来的响应信号，

20、表明内存单元或I/O端口已经准备好进行读/写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。 CPU在T3状态采样Ready信号，当Ready=0，则在T3状态结束后插入TW状态（等待周期）， 当Ready=1，进入T4状态，完成数据传送。,RESET（输入，高电平有效）：复位信号， 8086CPU要求复位信号至少维持 4个时钟周期才能起复位的效果，复位信号输入之后，CPU结束当前操作，进行复位操作，并对微处理器的标志寄存器PSW、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为FFFFH。 8086CPU在复位后从FFFF0H处开始执行指令。,IN

21、TA（输出，低电平有效）： 中断响应信号， 是CPU对中断请求的响应信号。该信号为两个连续的负脉冲，在总线周期的T2、T3（TW）状态有效。 第一个负脉冲：通知外部I/O接口，它的中断请求已得到允许。 第二个负脉冲：通知外部I/O接口往数据总线上送自己的中断类型码，从而CPU得到了有关此中断源的详细信息。,INTR（输入，电平或边沿触发）： 可屏蔽中断请求信号， CPU在指令周期的最后一个时钟周期采样INTR ，在当前指令结束后， 并且IF=1（STI），则响应该中断，可用软件（CLI）使IF=0 来屏蔽INTR信号的中断请求。,NMI（输入，上升沿触发）： 不可屏蔽中断请求信号， CPU必须

22、在当前指令结束后响应该中断，不受可屏蔽中断允许标志IF的限制，不能用软件屏蔽。,TEST（输入，低电平有效）：测试信号， TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，只有当TEST引脚输入低电平时，系统才脱离等待状态，继续执行被暂停执行的指令。否则CPU继续等待。,HOLD（输入）： 总线保持请求信号。 当系统中的其它总线部件要求占用总线时，向CPU发出总线请求信号，使HOLD=1，有效。 HLDA（输出）： 总线保持响应信号。 当CPU监测到HOLD有效时，就在当前总线周期T4状态从HLDA向外设发出应答信号HLDA=1，同时使CPU与AB、DB、CB总线

23、浮空，总线请求部件收到HLDA信号后，获得总线控制权。,CLK（输入）： 系统时钟信号， 8086的时钟频率（又称为主频）为4.77MHz，即从该引脚输入的时钟信号的频率为4.77MHz。 8086-1时钟频率为10MHz， 8086-2时钟频率为8MHz。,VCC、GND： 电源、地， 8086CPU采用单一的+5V电源，有两个接地引脚。,最小模式下8086CPU的引脚分类： （1）数据/地址复用线、地址/状态复用线： AD0AD7 、AD8AD15、A16A19/S3S6 （2）电源、地：VCC、GND（2个） （3）与地址总线有关的信号：ALE （4）与数据总线有关的信号： DEN、DT

24、/R、BHE/S7 （5）与存储器、I/O操作有关的信号： M/IO、RD、WR （6）与中断有关的信号： NMI、INTR、INTA （7）与CPU有关的控制信号： RESET、CLK、TEST、READY、HOLD/HLDA （8）最小/最大模式选择信号：MN/MX,2-3 8086存储器组织,一、存储器地址的分段 二、存储器结构的分体,一、存储器地址的分段 原因：8086CPU有20根地址线，寻址1M的存储空间。而CPU内部的寄存器都是16位的，为了能够提供20位的物理地址，8086系统中采用了存储器分段的方法。 方法：规定存储器的一个段为64KB，由段寄存器来确定存储单元的段地址，由指

25、令提供该单元相对于相应段起始地址的16位偏移量。这样，系统的整个存储空间可分为16个互不重叠的逻辑段，如图所示。,存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活，如右下图所示。,1、物理地址（PA）的形成 物理地址：存储器的实际地址，它是指CPU和存储器进行数据交换时所使用的地址。8086可直接寻址1MB的存储空间，其地址区域为00000HFFFFFH ，与存储单元一一对应的20位地址，我们称之为存储单元的物理地址。 逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分组成（16位）。 逻辑地址的表示形式为“段地址：偏移

26、地址”。 物理地址 = 段地址 16 + 偏移地址,2、逻辑地址的来源,取指令： 物理地址 = CS 16 + IP 堆栈操作：物理地址 = SS 16 + SP 读/写、访问变量： 物理地址 = DS（ES） 16 + 偏移地址（指令的寻址方式决定）,二、8086存储器的分体结构,原因：存储器是按字节进行组织，两个相邻的字节被称为一个“字” 。存放的信息若是以字节（8位）为单位的，将在存储器中按顺序排列存放；若存放的数据为一个字（16位）时，则将每一个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中，并以低地址作为该字的地址。 存储器8位数据总线，8086CPU16位数据总

27、线。 方法：在组成与8086CPU连接的存储器时，1M字节的存储空间实际上被分成两个512KB的存储体。,分为奇地址存储体和偶地址存储体。偶地址存储体与8086CPU的低位字节数据线D7D0相连，该存储体中的每个物理地址均为偶地址。奇地址存储体与8086CPU的高位字节数据线D15D8相连，该存储体中的每个物理地址均为奇地址。,1MB的存储器单元的地址分为奇地址和偶地址，由BHE和A0控制读写顺序。BHE=0（有效），从奇地址传送高8位数据； A0=0，从偶地址传送低8位数据。 BHE与A0的组合及对应的操作如下表所示，见教材P37表2-8。,如果一个16位数据，高8位数据存储在存储器的奇地址

28、单元中，低8位数据存储在存储器的偶地址单元中，则读写该数据需要一个总线周期。 如果一个16位数据，高8位数据存储在存储器的偶地址单元中，低8位数据存储在存储器的奇地址单元中，则读写该数据需要两个总线周期。第一个总线周期用于在奇地址中完成低8位数据的传送，然后IP自动加1；第一个总线周期用于在偶地址中完成高8位数据的传送；这些是8086自动完成的。所以，这种情况下，除增加一个总线周期外，其余与从偶地址开始的16位数据的操作是一样的。,三、堆栈的概念,堆栈：在存储器中开辟一段区域，用于存储一些暂时需要保护而以后还要用到数据（如中断现场的保护与恢复、子程序现场的保护与恢复等），这个区域称为堆栈。 堆

29、栈的特点： 堆栈存储数据的原则为先进后出。 堆栈在存储器中的位置由SS:SP确定。SP指令可由MOV指令设置。 堆栈指针SP在8086系统中始终指向栈的顶部，即：始终指向最后压入栈中的数据的地址。 8086系统中栈的操作是以字为单位的。执行一次入栈操作， SP-2，直至SP=0（ SS ）栈满为止。执行一次出栈操作， SP+2。见教材P39 图2-13 功能：用于保护中间数据、保护子程序、中断程序的现场等。,堆栈的起始地址称为栈顶；堆栈的数据入口称为栈底。 堆栈有两种操作：进栈和出栈，都是对栈顶进行操作。 堆栈存储数据的原则为先进后出。 堆栈操作分为：向上增长型和向下增长型。,2-4 8086

30、系统配置,8086系统可以有两种系统配置方式： 最小模式：MN/MX接低电平 最大模式：MN/MX接高电平,一、 8086/8088最小系统中的外围芯片简介 1. 锁存器Intel 8282/8283（或74LS373） 引脚信号：8位输入:DI0DI7， 8位输出:DO0DO7, 选通信号:STB ， 输出数据允许信号:OE。 与8086的连接：8086的ALE STB 地址线A、BHE DI0DI7 地 OE,8086最小模式系统配置,2. 总线收发器Intel8286/8287 引脚信号：8位输入/输出:A0A7、 B0B7； 输出数据允许信号：OE； 控制数据传送方向信号：T； T=1

31、时， A0A7为输入， T=0时， B0B7为输入。 与8086的连接：数据线D A0A7 DEN OE DT/R T,8086最小模式系统配置,3. 时钟发生器8284 （1）时钟信号发生器： X1、X2：晶体振荡器连接端； EFI：外加频率输入端； CLK：时钟信号输出。频率为晶振频率或EFI输入频率的1/3。 F/C：频率/晶体选择端。 PCLK：供外设用的时钟。频率为CLK频率的1/2。 OSC：振荡器输出。,（1）复位生成电路 RES：复位输入信号。用来产生复位信号RESET。 两种方式:上电复位和手动复位。 RESET：复位输出信号。用作8086系列CPU的复位信号。,（3）就绪控

32、制电路 AEN1、AEN2 ：地址允许信号输入 RDY1、RDY2：总线准备好信号 CSYNC：时钟同步信号,二、 8086最小模式下的典型配置 1. MN/MX端接+5V，决定了CPU的工作模式； 2. 需要一片8284A，作为时钟信号发生器； 3. 需要三片8282或74LS273，用来作为地址信号的锁存器； 4. 当系统中所连的存储器和外设端口较多时，需要增加数 据总线的驱动能力，这时，需用2片8286/8287作为总线收发器。 8286输入与输出同相，8287输入与输出反相，其余功能相同。,8086最小模式系统配置,2-5 8086CPU时序,时序：时序就是对信号随时间变化的规律以及信

33、号间相互的关系的描述，描述手段主要是时序图。 时钟周期：CPU时钟频率的倒数称为时钟周期，也称T状态。 总线周期：BIU完成一次访问存储器或I/O端口操作所需要的时间称为总线周期。对于8086，一个基本的总线周期是由4个（或4个以上）时钟周期组成的。 指令周期：执行一条指令所需要的时间称为指令周期，不同指令的指令周期的长短是不同的。一个指令周期是由几个总线周期组成的。,（4）一个基本的总线周期的4个T状态： T1：CPU向多路复用总线发出地址信息，指出要寻址的存储单元或I/O端口。 T2：低16位地址信号从总线上撤销，呈高阻。高4位地址总线输出状态信息（指出可屏蔽中断是否允许，当前正在使用的段

34、寄存器） T3：高4位总线仍然输出状态信息，低16位总线上出现的是数据信号。读-存储器或I/O端口的数据送到总线上，写-CPU的数据送到总线上。 Tw：当被写入（或读出）数据的存储器或I/O端口不能及时配合CPU传送数据的情况下，存储器或I/O端口向CPU发出数据未准备好信号（READY），则CPU会在T3之后插入一个或多个附加的时钟周期Tw（等待状态），直至存储器或I/O端口准备好传送数据为止。 T4：总线周期结束。,（5）空闲周期,8086微机系统的主要操作： 1、系统的复位与启动操作； 2、暂停操作； 3、总线操作（I/O读/写、存储器读/写） ； 4、中断操作； 5、最小模式下的总线保

35、持； 6、最大模式下的总线请求/允许。,一、 系统的复位和启动操作 表2-13 8086的复位和启动操作，是通过RESET引脚上的触发信号来执行的，当RESET引脚上维持有4个时钟高电平时，CPU就结束当前操作，进入初始化（复位）过程。 重新启动后，系统从FFFF0H开始执行指令。 由于在复位操作时，标志寄存器PSW被清0，因此其中的 中断标志位IF被清0，这样所有的可屏蔽中断请求都不能响应，即复位以后，若需要，需用开中断指令来重新设置IF标志。,复位操作的时序图,三、 总线操作 总线操作：执行总线周期即为总线操作。 按数据传输的方向，总线操作可分为总线读和总线写操作； 按读/写的对象，总线操

36、作分为存储器读/写与I/O读/写操作。 一个最基本的总线周期包含有4个状态， 即T1 、T2、T3、T4，必要时可插入1个或几个 TW状态。,1. T1状态 （1）为了要从存储器或I/O端口读出数据，必须设置M/IO信号有效，此信号一直保持到整个总线周期结。（ T1 - T4 ） （2）地址线信号（存储器或I/O端口）有效，高4位通过地址/状态线A19/S6-A16/S3送出，低16位通过地址/数据线AD15-AD0送出，用来指出操作对象（存储器或I/O端口）的地址。20位地址：A19/S6-A16/S3、AD15-AD0。（ T1 - T2的一半） （3）地址锁存ALE有效，在最小模式的系统配置中我们讲过，地址信号通过地址锁存器8282锁存，ALE即为8282的锁存信号，下降沿有效。（ T1 ） （4）BHE（对8088无用）有效，用来表示高8位