第6章 半导体存储器.ppt

1、第6章存储器系统，6.1.1存储器体系结构，6.1.2半导体存储器的分类，6.1.3半导体存储器的主要性能指标，1存储容量存储容量存储单元号(p)数据位数(I)一般等于芯片上的数据线数量；并且存储单元的数量(p)与存储芯片的地址线的数量(k)具有以下关系：p2k。2访问时间访问时间是指从中央处理器给出一个有效的内存地址开始一个内存读写操作到操作完成所经过的时间。内存周期是指两次连续访问内存之间的最短时间间隔。存储器周期等于存储器的存取时间加上恢复时间。3访问周期是指连续启动两个独立的内存读/写操作所需的最短时间间隔。存取周期等于存取时间加上存储器恢复时间，6.2读写存储器和只读存储器，6.2.

2、1静态随机存取存储器6.2.2动态随机存取存储器6.2.3只读存储器，6.2半导体存储芯片结构，存储体存储芯片的主要部分，用于存储信息的地址解码电路根据输入的地址码选择芯片中的特定存储单元，读写控制逻辑选择存储芯片控制读写操作和存储体， 每个存储单元都有唯一的地址，能够存储1位(位片结构)或多位(字片结构)二进制数据的存储容量与地址和数据线的数量有关：芯片的存储容量为2MN，存储单元的数量为m，地址线的数量为n，数据线和地址解码电路的数量为1，单解码结构、双解码结构和双解码可以简化解码结构、芯片选择和读写控制逻辑， 芯片选择端CS*或CE*主要用于芯片设计，当其有效时，输出芯片中的数据，控制端

3、对应系统的读控制线写WE*来控制写操作。 当其有效时，数据进入对应于芯片中的控制端子的系统的写控制线，6.2.1随机存取存储器，静态随机存取存储器2114静态随机存取存储器6264，动态随机存取存储器4116动态随机存取存储器2164和6.2.1静态随机存取存储器。静态随机存取存储器的基本存储单元是触发器电路。每个基本存储单元存储一个二进制数。许多基本存储单元形成行和列存储矩阵。静态随机存取存储器通常采用“字结构”存储矩阵：每个存储单元存储多个位(4、8、16等)。)。每个存储单元都有一个地址。静态随机存取存储器芯片2114，存储器容量为10244，具有18个引脚：10条地址线A9A0，4条数

4、据线I/O4/O1芯片选择CS*读/写WE*，静态随机存取存储器2114读周期，从发出读命令的时间到数据稳定出现的时间，给出地址到数据出现在外部总线上的时间。TRC读取周期读取存储器允许的最小时间间隔两次。静态随机存取存储器2114的写入周期，从发出写入命令的时间到数据进入存储单元的时间的TW写入时间，写入信号TWC写入周期的有效时间，允许两次写入存储器的最小时间间隔，静态随机存取存储器芯片6264的有效地址保持时间，存储器容量为8k8，具有28个管脚：13条地址线a12a0，8条数据线D7D0，CS1*，CS2，读写WE*，OE*，6.2.2动态随机存取存储器， 动态随机存取存储器的基本存储

5、单元是单个场效应晶体管及其极间电容，必须配备“读出、再生和放大电路”，以便一次刷新一行存储单元。 每个基本存储单元存储一个二进制数，许多基本存储单元形成一个行-列存储矩阵。动态随机存取存储器通常采用“位结构”存储体：每个存储单元需要8个存储芯片形成一个字节单元，每个字节存储单元有一个地址。单管动态存储电路，在行=列=1时选择(读取)存储器刷新：逐行(1次检查：内部刷新放大器重写c)、(单元线)、(数据线)、存储器单元、原理图、动态随机存取存储器芯片4116、存储容量16K1 16引脚：7地址线A6A0 1数据输入线DIN 1数据输出线DOUT行地址选通脉冲RAS*列地址选通脉冲CAS*读/写控

6、制WE在动态随机存取存储器4116的读周期中，存储器地址需要分两批发送有效的行地址选通脉冲信号RAS*， 然后等于芯片选择信号读写信号WE*的列地址选通信号CAS*有效传输列地址，而在动态随机存取存储器4116的写周期中，存储器地址需要分两批传输行地址选通信号RAS*有效。 在开始传送行地址之后，列地址选通信号CAS*有效，并且列地址读/写信号WE*被传送以从DIN引脚将有效数据写入存储单元。动态随机存取存储器4116被刷新，并且行地址选通脉冲RAS*有效，而列地址选通脉冲CAS*无效。在没有列地址的芯片内刷新一行存储单元，并且同时刷新存储器系统中没有数据输入和输出的所有芯片。DRAM芯片21

7、64，存储容量为64k16引脚：8条地址线A7A0 1条数据输入线DIN 1条数据输出线DOUT行地址选通RAS*列地址选通CAS*读/写控制WE*，6.2.3只读存储器EPROM EPROM 2716 EPROM 2764，Eeprom eeprom2717a eeprom2864a，6.2.3 eprom，顶部有一个圆形应时窗口，用于通过紫外线擦除原始信息。用特殊的编程器(刻录机)编程后，应贴上不透光的封条。在离开工厂进行编程之前，每个基本存储单元是信息1。编程意味着用信息0写一些单元格。EPROM芯片2716，具有2k8和24个引脚的存储容量：11条地址线A10A0 8条数据线DO7DO

8、0芯片选择/编程CE*/PGM读/写OE*编程电压VPP，EPROM芯片2764，存储器容量为8k8和28个引脚：13条地址线a12a0和8条数据线D7D0芯片选择CE*编程PGM*读和写OE*编程电压VPP，EPROM芯片27256，6.2.3 EEPROM，其通电(无有字节擦除、块擦除和整体擦除方法。并行EEPROM:多位同时串行EEPROM:只有一条数据线，EEPROM芯片2817A，存储容量为2K8 28，带28个引脚：11条地址线A10A0 8条数据线I/O7I/O0芯片选择CE*读/写OE*，WE*状态输出RDY/BUSY*，EEPROM芯片2864A，存储容量为8k8，带28个引

9、脚：13条地址线A12A0 8条数据线I/O7I/O0芯片选择CE*读/写OE*，WE解码和解码器，解码更常用的集成解码器是2:4解码器：74LS139常用解码器：74LS138常用解码器：4336016解码器：74LS154，6.3半导体存储器接口技术，1存储器地址解码。当中央处理器不访问它时，它必须从逻辑上与总线断开，以免干扰其他组件对总线的使用。通过解码控制，只有当中央处理器发送的访问地址属于存储芯片的地址范围时，才能被选择。存储器芯片的地址线通常与系统的低位地址总线相连，高位地址线通过外部地址译码器产生的输出信号与存储器的芯片选择端相连。通过地址解码实现芯片选择的方式有三种：(1)行选

10、择法(2)全解码法(最常用的方法)(3)部分解码法，行选择解码，芯片解码只使用少量高阶地址行，每个负责选择的芯片(组)结构简单，但地址空间浪费严重，不可避免地会导致地址重复。一个存储器地址将对应于多个存储器单元。由多个存储单元共享的存储地址不应被使用和完全解码。所有系统地址线都参与存储单元的解码和寻址，包括对芯片中每个存储单元的低阶地址线的解码和寻址(片上解码)。高阶地址线采用全解码对存储芯片进行解码和寻址(芯片选择和解码)，每个存储单元的地址是唯一的。如果没有地址复制解码电路，它可能是复杂的，有更多的连接，并部分解码。只有一些(高阶)地址线参与对存储器芯片的解码。每个存储单元将对应于多个地址

11、(地址复制)。选择一个可用的地址可以简化解码电路的设计，但会浪费系统的部分地址空间。6.3.2内存与中央处理器的连接，扩展步骤是选择合适的芯片，扩展多个芯片的位数，设计一个符合字长要求的内存模块，然后扩展内存模块，形成一个符合要求的内存。扩展所需的芯片数量需要扩展的容量/单芯片容量。例如，如果系统需要增加8K8的存储容量，如果选择2114个芯片(1K4)，则需要(8K8)/(1K4)16个芯片。在主存储器容量扩展方法中，存储容量的位扩展不能满足单个存储器芯片字长的要求，这时就有必要进行位扩展以满足字长的要求。位扩展的电路连接方法是连接地址线和控制线(包括芯片选择信号线、读/写信号线等)。)中，并将它们的数据线引出，并将它们连接到数据总线的不同位。存储容量的位扩展，存储容量的字扩展，而字扩展就是存储容量的扩展。字扩展的电路连接方法是将每个芯片所有同名的控制信号线，如地址信号、数据信号和读/写信号连接起来，只将芯片选择端连接到地址解码器的不同输出端，即利用芯片选择信号来区分每个芯片的地址。存储容量的字扩展和存储容量的字位扩展。在构造实际存储器时，为了满足存储容量的要求，往往需要同时进行位扩展和字扩展。一般来说，内存扩展的顺序是先进行位扩展，形成一个字长满足要求的内存模块，然后用几个这样的模块进行字扩展，使总容量满足要求。例如：一个648位内存模块由一个164位