第5章 集成信号发生器.ppt

1、2020年7月23日星期四，第一，第五章集成信号发生器，5.1天线计程仪集成函数发生器，5.2直接数字频率合成技术，基于5.3fpga的DDS任意波形发生器，2020年7月23日星期四，2，5.1天线计程仪集成函数发生器，5.1. 5.1.2icl8038 5.1.3max038集成函数发生器，2020年7月23日星期四，3，5.1.1集成商品发货的方波和三角波发生器，第一级A1构成延迟电压比较仪，图5-1-1的方波和三角波发生器的第二级A2构成积分仪，输出电压uo构成三角波信号假设2020年7月23日星期四，4，稳定作用值为UZ，则比较器输出的高电平为UZ，低电平为-UZ。 另外，如果从图得

2、到的A1同相端子的电压为2020年7月23日星期四，为5，则在电压比较仪反转时的阈值电位，由于该电压比较仪的u-=0，所以阈值电位为u =0，下降阈值电位为2000的方形波和三角波浪周期为2020年7月23日星期四方波和三角波的频率，通过改变UZ可以改变输出电压uo1、uo的宽度(R1/R2)之比，可以一边影响三角波输出电压的振幅，一边改变周期和频率，但不影响方波输出电压的振幅。 通过改变n和R4C1，可以在不影响输出电压幅度的情况下改变频率。2020年7月23日星期四、8、图5-1-2方波和三角波的输出波形、2020年7月23日星期四、9、1.icl8038的性能特征和主要残奥仪表、由5.1

3、.2icl8038构成的集成函数发生器。 由于ICL8038信号发生器是单片IC，制作和调试简单方便，实用可靠，常被称为实用信号发生器。 2020年7月23日星期四，10，ICL8038具有以下主要残奥仪表和主要特点，工作频率范围： 0.001Hz500kHz。 波形畸变度： 0.5以下。 有正弦波、方波、三角波三种波形输出。 单电源为10V 30V，双电源为5V15V。 一盏茶的低频温度漂移：最大值为5010-6/C。 通过改变外接r、c的值，可以改变输出信号的频率范围。 外接电压可调制或控制输出信号的频率或工作比。 使用方便，外置零配件少。2020年7月23日星期四、11、ICL8038的

4、内部结构和读取排列、图5-1-4 ICL8038的读取排列图、图5-1-3 ICL8038的内部结构图、2020年7月23日星期四通常，SINADJ1开路或连接直流电压，SINADJ2开路或连接电阻、图5-1-5通过调节正弦波偏斜度调节电路1、100k电位计RP，能够将正弦波的偏斜度减少为1。 2020年7月23日星期四，13，图5-1-6正弦波失真调节电路2，在求接近0.5失真的正弦波时，在6脚和11脚之间连接2个100k电位RP1、RP2。 2020年7月23日星期四，14，图5-1-7占空比/频率调节电路1，2脚： SINOUT，正弦波输出。 振幅为Usin=0.22VS，三脚架TRIO

5、UT :三角波输出，宽度为0.33VS。4脚DFADJ1、5脚DFADJ2:输出信号的重复频率和工作比调整端。通常通过改变DFADJ1终端电阻RA到v、DFADJ2终端电阻RB到v、电阻值，可以调节频率和工作比。 2020年7月23日星期四、15、图5-1-8占空比/频率调整电路2能够独立地调整输出波形的上升沿和下降沿。 调节RP1，可以控制三角波的上升部分、正弦波27090部分、方形波的高电平部分。 调整RP2可以调整输出波形的另一半。 调整时相互影响，需要反复调整几次。 2020年7月23日星期四，16，输出波形频率，6脚： v，正电源。 7脚丫子：调频偏置，调频频率片偏移。 8脚： FM

6、IN，调频电压输入端子。 9脚丫子： SQOUT，方波输出。10脚：时间节点电容器端。11脚： V-、负电源端子或接地。 13条腿，14条腿：数控，空腿。2020年7月23日星期四、17、由图5-1-98038构成的多功能信号发生器、3. ICL8038的应用电路、2020年7月23日星期四、18、由图5-1-10icl8038构成的线性2020年7月23日星期四、20、5.1.3 max 用MAX038配置的电路可以产生射频波的正弦波矩形波三角波，并且输出波形具有高射频波特性。 1. MAX038的内部结构和读功能由震荡器、振荡频率控制器、2.50V基准电压源、正弦波合成器、电压比较仪、相位

7、比较仪、多径效应天线计程仪开关和放大器等部分构成。2020年7月23日星期四、21、图5-1-12 MAX038的内部结构图、图5-1-13 MAX038的大头针排列、2020年7月23日星期四、22、MAX038的大头针及其功能、1脚丫子2脚、6脚、9脚、11脚、18脚： GND、模拟地。 3脚丫子： AO、波形设定端、参照表5-1-1。 4脚丫子： AI，波形设定端，参照表5-1-1。 5脚： COSC，外置振荡电容器端。表5-1-1输出波形设定方法、2020年7月23日星期四、23、8脚丫子： FADJ、频率调整端。 10脚： IIN，振荡频率控制器的电流输入端。 12脚： PDO，相位

8、比较仪的输出端。 13脚： PDI，相位比较仪的输入端。 16脚： DV、数字电路的5V电源端。 14脚： SYNC、同步输出端。 十五条腿： DGND，数码南非兰特。 17脚： v，正电源端。 19脚： OUT、波形输出端。 20脚： V-、负电源端。 7脚丫子： DADJ，占空比调节端。 2020年7月23日星期四，24，2.max 038的应用电路，图5-1-14 MAX038的应用电路，19脚是波形输出端。 以恒定电流对CF进行充电和放电，形成振荡，产生三角波和矩形波。 RP1的作用是调节振荡频率。 RP2是调整占空比。 2020年7月23日星期四，25，图5-1-15 5Hz5MHz

9、函数发生器，2020年7月23日星期四，26，该电路特点是周边零配件少，功能多，可调零配件少，工作稳定可靠。 电路可根据需要从方波、正弦波、三角波中选择。 MAX038专用函数发生器根据电流输入端子IIN的大小设定振荡频率，利用电阻将基准电压转换为电流，利用流过FADJ端子的电流对频率进行微调整。 C1C6用于设定时间节点电容器，RP1卷用于设定频率。 5MHz是射频波信号，为了减小接线分布电容对动作电容的影响，追加50pF的CTC半可变电容和75pF的动作电容，校正射频波。2020年7月23日星期四，27，5.2直接数字频率合成技术，5.2.1 DDS的基本原理，5.2.2 DDS的基本残奥

10、仪表校正公式，5.2.3 DDS各部分的具体残奥仪表，5.2.2 5.2.1 DDS的基本原理，频率合成技术是传统的直接频率合成(DDS )。 1 .一种种子文件回控制，其特征在于，包含锁相环间接频率合成(PLL )和直接数字频率合成(directdigitalfrequencysynthesis-DDFS，简称DDS )的锁相环使用从外部输入的参照信号来控制环内振荡信号的频率和相位锁相环通常使用于闭环跟踪电路，因为锁相环可以实现输出信号的频率对输入信号的频率的自动跟踪。 另外，2020年7月23日星期四、29日，锁相环通常包括鉴相器(PD )、环路滤波器(LF )和压控震荡器(VCO )三部

11、分。 锁相环的鉴相器也称为相位比较仪，以检测输入信号和输出信号的相位差，并转换为Ud(t )电压信号以输出检测到的相位差信号，该信号对低通滤镜进行滤波以生成电压控制震荡器的控制电压Uc(t )，以控制震荡器输出信号的频率。、2020年7月23日星期四、30，5.2.1 dds的基本原理，DDS下的相位累加器可在每一个时钟周期中临时累加由频率控制字所确定的相位量m，一旦所述计数超过2N便可自动向上溢出整且正弦显示查找表ROM、 实现从相位累加器输出的相位值到正弦振幅值的转换，然后发送到DAC以将正弦振幅值的数字量转换为模拟计程仪量，最后通过滤波器输出纯正弦波信号。 另外，在2020年7月23日星

12、期四、31、5.2.2dds的基本残奥仪表校正公式中，相位累加器为n二进制位的天线计程仪2加法器，由于在正弦显示查找表ROM中保存有1个周期的正弦波宽度量化数据，因此当频率控制字m取最小值1时，每2N个时钟周期输出1个周期的正弦波因此，此时：式中： f0是输出信号的频率，fc是时钟频率，n是累加器的二进制位数。 2020年7月23日星期四、32日，更一般地说，如果频率控制字为m，则每(2N/M )个时钟周期输出一个周期的正弦波。 因此，在此情况下，或是DDS系统的最基本公式之一，由此获得的输出信号的最小频率(极限分辨率)是输出信号的最大频率，如果DAC的每个信号周期的输出的最小点数：n相对大，

13、则对于较大范围的m值，DDS系统能够以一个周期向一盏茶输出， 2020年7月23日星期四、33、5.2.3dds各部分具体的残奥仪表、相位存储器的二进制位数n、数字模拟转换二进制位数n、时钟频率fc及其稳定度、低通滤镜(LPF )的特性等是决定DDS系统指标的重要的残奥仪表。 在对于DDS的输出频率范围要求是fominfomax的情况下，fc应该是fomax的两倍以上，这由Nyquist定理来确定。 通常，fc取至少四倍于fomax的倍数以改善输出波形并减少对低通滤镜的残奥仪表请求。 相位存储器的二进制位数n :2020年7月23日星期四、34、5.2.4DDS芯片AD9852、AD9852具

14、有频率变换速度快、光谱纯度高、工作温度范围宽、集成度高等特征。 其工作电压为3.3V，芯片内有420倍的程序设计师块摇滾乐乘法电路，系统的最高时钟达到300MHz，输出频率达到120MHz，频率变换速度小于1s。 其内部有12二进制位D/A变换器、48二进制位可程序设计师频率暂存器和14二进制位程序设计师可相位暂存器，具有12二进制位振幅调谐功能，可以产生频率、相位、幅度、可编程控制的高稳定模拟信号。 2020年7月23日星期四、35、2020年7月23日星期四、36、AD9852的领导定义、2020年7月23日星期四、37、2020年7月23日星期四、38、2020年7月23日星期四、38

15、42， 5.2.5使用TMS-320 lf 2407作为控制支重轮、采用串行连接方案、通过TMSLF2407A芯片内的串行外围设备接口(SPI )控制AD9852，得到用5个通讯端口实现串行数据传输的、由AD9852构成的信号生成器CS采用多路复用信号，在串行工作状态下，CS采用AD9852串行男低音的片选信号信号，I/O RESET采用串行男低音定径套信号，SCLK采用串行时钟控制信号，系统采用双线串行通讯模式，使用SDIO通讯端口进行双向输入，如2020年7月23日星期四、44、 SCLK的前八个上升沿与命令周期相对应，在命令周期中，用户将命令字发送给AD9852的串行控制小滚珠以控制它，

16、然后执行串行数据传输。 数据传输周期从SCLK的第9个上升沿开始，输入数据在时钟的上升沿写入，输出的数据在时钟的下降沿读取。 从串行口传输的数据首先写入I/O缓冲区暂存器，当系统收到有效的刷新信号时，将这些个数据写入内部康特罗尔暂存器组，完成相应的功能。此外，AD9852的串行通讯周期被划分为两个阶段，在2020年7月23日的星期四，45日对系统通电，从DSP向AD9852输出重新定径套信号，该信号将至少10个升降丙二烯风险摇滾乐周期保持在高电平，使得S/P SELECT为0，串行数据输入将AD9852的操作状态从缺省奥尔特的内部更新时钟模式改变为外部时钟更新模式将由AD9852的时钟信号倍增

17、器所操作的控制字写入到AD9852的I/O缓冲器暂存器中，然后，DSP发出外部更新时钟摇滾乐，AD9852的内部控制暂存器DSP发出外部更新信号，并且等待至少一个ms 然后，从DSP向AD9852发送关于信号波形的残奥仪表，并同步更新其内部控制暂存器的内容。 另外，对于AD9852的控制流，2020年7月23日的星期四、46、基于5.3FPGA的DDS任意波形发生器，当前使用专用DDS芯片开发的信号源多，虽然它们的输出频率高、波形好、功能多，但是在其ROM通常只有一种波形(正弦波) 为了提高灵活性，可以使用FPGA来实现DDS技术，将DDS中的ROM作为SRAM、SRAM作为波形采样数据的公用存储器，仅仅通过改变存储波形信息的数据，就可以灵活地实现任意波形发生器。 此外，2020年7月23日星期四，47日，DDS系统在设置修订方面主要包括相位累积模