计算机组成原理第七章课件(石磊主编-清华大学出版社).ppt

1、2020年7月24日,1,计算机组成原理,任课教师：石磊 郑州大学信息工程学院计算机系 Email: Tel:2,第一章 概述 第二章 计算机中的数据表示 第三章 运算方法和运算器 第四章 存储器及存储系统 第五章 指令系统 第六章 中央处理器 第七章 系统总线 第八章 输入输出系统 第九章 计算机外部设备 第十章 计算机系统结构,目录,2020年7月24日,第3页,第7章 系统总线,计算机组成原理 清华大学出版社,教学目标 教学重点 教学过程,2020年7月24日,第4页,教学目标,了解系统总线的结构 了解总线的控制、数据传输和接口,2020年7月24日,第5页,教

2、学重点,系统总线的结构 总线的控制、数据传输和接口,2020年7月24日,第6页,教学过程,7.1 系统总线的结构 7.2 总线的控制、数据传输和接口 7.3 常用总线举例,2020年7月24日,第7页,7.1系统总线的结构,计算机系统中存储器、CPU等功能部件之间必须互联，才能组成计算机系统。 部件之间的互联方式: 分散连接：各部件之间通过单独的连线互联 总线连接：将各个部件连接到一组公共信息传输线上。总线结构的两个主要优点是 灵活：体现在新加部件可以很容易地加到总线上并且部件可以在使用相同总线的计算机系统之间互换 低成本。 现代计算机普遍使用的是总线互联结构。,2020年7月24日,第8页

3、,7.1.1 总线的基本概念,总线是连接两个或多个功能部件的一组共享的信息传输线，它的主要特征就是多个部件共享传输介质。一个部件发出的信号可以被连接到总线上的其他所有部件所接收。总线通常由许多传输线或通路构成，在并行传输条件下，每条线可传输一位二进制信息，若干条线可同时传输多位二进制信息。,2020年7月24日,第9页,7.1.1 总线的基本概念 （1/5）,总线的特性和分类 （1）物理特性 总线的物理特性是指总线在机械物理连接上的特性。包括连线类型、数量、接插件的几何尺寸和形状以及引脚线的排列等。 （2）电气特性 总线的电气特性是指总线的每一条信号线的信号传递方向、信号的有效电平范围。通常规

4、定由CPU发出的信号为输出信号，送入CPU的信号为输入信号。,2020年7月24日,第10页,7.1.1 总线的基本概念 （2/5）,1. 总线的特性和分类 （3）功能特性 总线功能特性是指总线中每根传输线的功能。不同的控制线功能不同，如地址线用来传输地址信息，数据线用来传输数据信息，控制线用来发出控制信息。 （4）时间特性 总线时间特性是指总线中任一根传输线在什么时间内有效，以及每根线产生的信号之间的时序关系。,2020年7月24日,第11页,7.1.1 总线的基本概念 （3/5）,1. 总线的特性和分类 计算机系统中含有多种总线，在各个层次上提供部件之间连接和信息交换的通路。根据所连接部件

5、的不同，总线通常被分成三种类型： 内部总线：指芯片内部连接各元件的总线。例如CPU芯片内部，在各个寄存器、ALU、指令部件等各元件之间也有总线相连。 系统总线：指连接CPU、存储器和各种I/O模块等主要部件的总线。由于这些部件通常制作在插件板卡上，所以连接这些部件的总线一般是主板式或底板式总线，主板式总线是一种板级总线，主要连接主机系统印刷电路板中的CPU和主存等部件，因此也被称为处理器主存总线，有的系统把它称为局部总线或处理器总线。底板式总线通常用于连接系统中的各个功能模块，实现系统中的各个电路板的连接。典型的有PCI总线、VME总线等。 I/O总线：这类总线用于主机和I/O设备之间或计算机

6、系统之间的通信。由于这类连接涉及到许多方面，包括：距离远近、速度快慢、工作方式等，差异很大，所以I/O总线的种类很多。,2020年7月24日,第12页,7.1.1 总线的基本概念 （4/5）,2.系统总线的带宽 尽管一个总线的带宽主要由总线定时方式所用的协议决定，但其他几个因素也影响带宽。它们是： 数据总线宽度。增加数据总线的宽度可使总线一次传输更多数据位。 信号线是专用还是分时复用。将地址线和数据线单独设置可使写操作的性能更高，因为地址和数据可在同一个总线周期内传送出去。总线周期指总线上两个设备进行一次信息传输所需要的时间。 是否允许大数据块传送。如果允许总线以背靠背总线周期连续传送多个字而

7、不发送地址信息或释放总线，那么可以减少传送一个大数据块所需的时间，提高总线带宽。这就是前面讲的串并结合的方式，也称突发数据传送方式。,2020年7月24日,第13页,7.1.1 总线的基本概念 （5/5）,3.系统总线的组成 一个系统总线通常由一组控制线、一组数据线和一组地址线构成。也有些总线没有单独的地址线，地址信息通过数据线来传送，这种情况称为数据线和地址线复用。 数据线用来承载在源部件和目的部件之问传输的信息，这个信息可能是数据、命令、或地址（如果数据线和地址线复用的话）。 地址线用来给出源数据或目的数据所在的主存单元或I/O端口的地址。 控制线用来控制对数据线和地址线的访问和使用。,2

8、020年7月24日,第14页,7.1.2 总线的连接方式 （1/4）,1. 连接方式 （1）单总线结构 在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。,2020年7月24日,第15页,7.1.2 总线的连接方式 （2/4）,1. 连接方式 （2）双总线结构 在双总线结构中，存在两种总线： 存储总线 用于CPU与主存储器的信息交换。 I/O总线 用于外设与主机的信息交换。,2020年7月24日,第16页,7.1.2 总线的连接方式 （3/4）,1. 连接方式 （3）多总线结构 在双总线结构的基础之上，为了使高速外设（如磁盘机）能高速度地与主存储器

9、进行数据交换，在高速外设与主存储器之间可以增设直接存储器访问（DMA：Direct Memory Access）方式的高速I/O总线（DMA总线），从而形成多总线结构。,2020年7月24日,第17页,7.1.2 总线的连接方式 （4/4）,2. 总线结构对计算机系统性能的影响 最大存储容量：例如在单总线系统中，对主存和外设进行存取的差别，仅仅在于出现总线上的地址不同，为此必须为外围设备保留某些地址。由于某些地址必须用于外围设备，所以在单总线系统中，最大主存容量必须小于计算机字长所决定的可能的地址总数。 指令系统：在双总线系统中，CPU对存储总线和系统总线必须有不同的指令系统，这是因为操作码规

10、定了要使用哪一条总线，所以在双总线系统中，访存操作和输入输出操作各有不同的指令。 吞吐量：计算机系统的吞吐量是指流入、处理和流出的信息的速率。它取决于信息输入内存的速度、CPU取指、存取数据的速度，以及所得结果从内存送给一台外围设备的速度。这些步骤中每一步都关系到主存，因此，系统吞吐量主要取决于主存的存取周期。,2020年7月24日,第18页,7.2 总线的控制、数据传输和接口,总线的信号线类型有专用和复用两种。 专用信号线就是指这种信号线专门用来传送某一种信息。例如，使用分立的数据线和地址线。 复用信号线就是指一种信号线在不同的时间传输不同的信息。例如，采用数据、地址线分时复用的方式，用一组

11、数据线在地址阶段传送地址信息，在数据阶段传送数据信息。这样就使得地址和数据通过同一组数据线进行传输。从而实现了复用。 信号线的分时复用的优点：可以使用较少的线传输更多的信息，从而节省了空间和成本。 信号线的分时复用的缺点： 挂接的每个部件的电路变得更复杂了。 因为共享同一线路的事件不能同时发生，所以它还潜在地降低了性能。 例如，存储器写事务中，如果采用数据和地址专用线的话，主存单元地址和数据可以同时送到总线上，而数据和地址线分时复用的情况下就不能这样。,2020年7月24日,第19页,7.2.1 总线的控制 （1/6）,最简单的系统可以只有一个总线主控设备：处理器。在一个单主控设备系统中，所有

12、总线操作都必须由处理器控制，所以无需总线裁决。 另一种选择是采用多个总线主控设备，每个主控设备都能启动数据传送。 决定哪个总线主控设备将在下次得到总线使用权的过程被称为总线裁决。进行总线裁决有多种方案。从大的方面来讲，有两类总线裁决方式：集中式和分布式。前者将控制逻辑做在一个专门的总线控制器或总线裁决器中，通过将所有的总线请求集中起来利用一个特定的裁决算法进行裁决。而在分布式的裁决方式中，没有专门的总线控制器，其控制逻辑分散在各个部件或设备中。,2020年7月24日,第20页,7.2.1 总线的控制 （2/6）,在选择哪个设备获得总线使用权时，一般的裁决方案通常试图平衡两个因素。 （1）“等级

13、性” 即每个主控设备有一个总线优先级，具有最高优先级的设备应该先被服务： （2）“公平性” 即任何设备，即使是具有最低优先权的设备也不能永远得不到总线使用权。这种“公平性”保证了想使用总线的每个设备最终总能得到总线。除了上述因素外，更复杂的方案考虑怎样缩短总线裁决时间。,图10-3 阵列处理机结构,2020年7月24日,第21页,7.2.1 总线的控制 （3/6）,1. 集中裁决方式 （1）菊花链查询方式,2020年7月24日,第22页,7.2.1 总线的控制 （4/6）,（2）计数器定时查询方式,2020年7月24日,第23页,7.2.1 总线的控制 （5/6）,（3）独立请求方式,2020

14、年7月24日,第24页,7.2.1 总线的控制 （6/6）,2. 分布式裁决方式 （1）自举分布式裁决 在冲突检测分布式裁决方案也使用多个请求线，不需要中心裁决器，每个设备独立地决定自己是否是最高优先级请求者。 （2）冲突检测分布式裁决 在冲突检测分布式裁决方案中，每个设备独立地请求总线，多个同时使用总线的设备会产生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。 存储器写（不可重试）：当处理器要写回一个更新的Cache行到存储器（淘汰）以便为一个新行腾出空间时，由处理器发出该事务。 存储器写（可重试）：当处理器执行到某指令需写数据到存储器中去时，由处理器发出该事务。,2020年

15、7月24日,25,集中裁决：链式查询方式,I/O接口1,2020年7月24日,26,集中裁决：计数器定时查询方式,I/O接口1,设备地址,2020年7月24日,27,集中裁决：独立请求方式,2020年7月24日,28,分布式裁决,中央 处理器,设备接口 0,设备接口 1,设备接口 N,3,1,2,2020年7月24日,第29页,7.2.2 总线的数据传输方式 （1/2）,1. 串行传输 串行总线的数据在数据线上按位进行传输，因此只需要一根数据线，线路的成本低，适合于远距离的数据传输。 在进行串行传输时，按顺序传送一个数据的所有二进位的脉冲信号，每次一位，被传送的数据在发送部件中必须进行并行数据

16、到串行数据的转换，这个过程称为拆卸；而在接收部件中则需要将串行数据转换成并行数据，这个过程称为装配。 串行总线是一种信息传输信道。在信息传输通道中，携带数据信息的信号单元叫码元，每秒钟通过信道传输的码元数称为码元传输速率，简称波特率。 串行传输方式可分为同步方式和异步方式两种。在异步传输方式中，每个字符要用一位起始位和若干停止位作为字符传输的开始和结束标志，需占用一定的时间。所以在进行数据块传送时，为了提高速度，一般把每个字符前后的附加位去掉，而将若干个字符作为一个数据块一起传送，在数据块的开始和结尾处用一个或若干个同步字符作标志。这种方式称为同步串行传输方式。,2020年7月24日,第30页

17、,7.2.2 总线的数据传输方式 （2/2）,2. 并行传输 并行总线的数据在数据线上同时有多位一起传送，每一位要有一根数据线，因此有多根数据线。并行传输比串行传输速度要快得多，但需要更多的传输线。 衡量并行总线速度的指标是最大数据传输率，即单位时间内在总线上传输的最大信息量。 为了减少线路的数量，可以将并行方式和串行方式结合起来。当数据线不是很宽时，采用分多次传输的方法来实现，例如在主存和Cache之问传输数据块时常采用连续串行传输多个字的方法进行。这种总线传输方式称为突发式数据传送模式。,2020年7月24日,第31页,7.2.3 总线的的接口 （1/5）,1. 接口的基本概念 （1）接口

18、的定义 广义的说，“接口”是指中央处理器（CPU）和内存、外部设备、两种外部设备间或两种机器之间通过总线连接的逻辑部件。接口部件在它所连接的两部件之间起着“转换器”的作用，以便实现彼此之间的信息传送。 一个典型的计算机系统具有各种类型的外部设备，因而有各种类型的接口。 为了使所有的外部设备能够兼容，并能在一起正常工作，CPU规定了不同的信息传送控制方法。,2020年7月24日,第32页,7.2.3 总线的的接口 （2/5）,（2）接口的功能 数据转换 不同类型的数据必须经过转换过程才能被对方识别和接收。 数据缓冲与时序配合 在接口电路中，一般设置几个数据缓冲寄存器，从而接口具备一定的缓冲存储能

19、力。 提供外部设备和接口的状态 在接口线路中设置设备和接口状态寄存器，CPU可以通过读取其内容了解外部设备和接口线路的工作状态，调整对外部设备及数据接口的指令。 实现主机和外部设备之间的通信联络控制 主要通信联络控制工作包括设备选择、操作时序的控制与协调、中断的请求与批准、主机命令与I/O设备状态的交换与传递。 电平匹配和负载匹配 总线信号电平通常是与TTL兼容的，而外设的I/O信号有TTL电平和其它规格的电平。当电平不同时，需经过接口电路进行电平转换。,2020年7月24日,第33页,7.2.3 总线的的接口 （3/5）,2. 接口的分类 （1）按数据传输宽度分类 并行接口 主机与接口、接口

20、与外部设备之间都是对一个字节或几个字节各位同时进行处理的方式完成信息传递工作，即每次传送一个字节或几个字节的全部代码。因此并行接口的数据通路是按字或字节设置的。一般当I/O设备本身是按照并行方式工作，并且主机与外部设备之间距离较近时，选用并行接口。 串行接口 接口与主机之间完全按照并行的方式传递数据。但接口与I/O设备之间有时是按照每次传送一位的方式实现数据传递，即每个字节是按位依次传送的。因此要求串行接口必须设置具有移位功能的数据缓冲器，以实现数据格式的串并转换。同时还要求接口中同步定时脉冲信号来控制信息的传递速率，以保证信号能够在接口与外部设备之间实现同步串行传送。一般的低速I/O设备、计

21、算机网络的远程终端设备以及通信系统的终端采用串行接口。,2020年7月24日,34,总线接口,1.串行传送 只有一条传输线，每次一位，按顺序来传送表示一个数码的所有二进制位(bit) 2.并行传送 每个数据位都需要单独一条传输线。二进制数“0”或“1”在不同的线上同时进行传送,串行通信,串行通信：将数据分解成二进制位用一条信号线，一位一位顺序传送的方式 串行通信的优势：用于通信的线路少，因而在远距离通信时可以极大地降低成本 通信协议（通信规程）：收发双方共同遵守 解决传送速率、信息格式、位同步、字符同步、数据校验等问题 串行通信适合于远距离数据传送，也常用于速度要求不高的近距离数据传送 PC系

22、列机上有两个串行异步通信接口、键盘、鼠标器与主机间采用串行数据传送,通信方式,串行异步通信：以字符为单位进行传输 串行同步通信：以一个数据块（帧）为传输单位，每个数据块附加1个或2个同步字符，最后以校验字符结束 传输制式 全双工：双根传输线，能够同时发送和接收 半双工：单根传输线，不能同时发送和接收 单工：单根传输线只用作发送或只用作接收 调制解调器Modem：通信线路信号与计算机数字信号相互转换的设备,起始位每个字符开始传送的标志，起始位采用逻辑0电平,数据位数据位紧跟着起始位传送。由58个二进制位组成，低位先传送,校验位用于校验是否传送正确；可选择奇检验、偶校验或不传送校验位,停止位表示该

23、字符传送结束。停止位采用逻辑1电平，可选择1、1.5或2位,起止式异步通信字符格式,空闲位传送字符之间的逻辑1电平，表示没有进行传送,数据传输速率,数据传输速率比特率（Bit Rate） 每秒传输的二进制位数bps 字符中每个二进制位持续的时间长度都一样，为数据传输速率的倒数 进行二进制数码传输，每位时间长度相等： 比特率波特率（Baud Rate） 过去，限制在50 bps到9600 bps之间 现在，可以达到115200 bps或更高,2020年7月24日,39,【例】 利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个数

24、据位(起始位、停止位、8个数据位)，问传送的波特数是多少？每个数据位占用的时间是多少？,【解】：波特数为：10位120/秒=1200波特 每个数据位占用的时间Td是波特数的倒数： Td=1/1200=0.8330.001s=0.833ms,发送8位数据：59H01011001B，偶校验、两个停止位,2020年7月24日,第40页,7.2.3 总线的的接口 （4/5）,（2）按操作的节拍分类 同步接口 同步接口的数据传送是按照CPU的控制节拍进行。无论是CPU与接口之间，还是接口与外部设备之间的数据交换都由CPU控制节拍的协调，与CPU的节拍同步。这种接口的控制简单，但其操作时间必须与CPU的时

25、钟同步。 异步接口 异步接口不由CPU的时钟控制。CPU与I/O设备之间的信息交换采用应答方式。连接在总线上的任何两个设备均可以交换信息，在交换信息的两个设备中，负责控制和支配总线控制权的设备叫主设备，和主设备交换信息的设备叫从设备。如将CPU看作主设备，将I/O设备看作从设备。在信息交换时，主设备发出交换信息的“请求”信号，经过接口传送给设备，从设备完成主设备指定的操作后向主设备发出“回答”信号。按这种一问一答的方式分步完成信息的交换。其中从“请求”到“回答”之间的时间是由完成操作所需的实际工作时间决定的，与CPU的时钟节拍无关。,2020年7月24日,41,同步时序,2020年7月24日,

26、42,异步时序,2020年7月24日,第43页,7.2.3 总线的的接口 （5/5）,（3）按信息传送的控制方式分类 根据接口对信息传送的控制方式，可将接口分为： 有程序控制的输入输出接口 程序中断输入输出接口 直接存储器存取（DMA）接口,2020年7月24日,第44页,7.3 常用总线举例,7.3.1 ISA总线 7.3.2 EISA总线 7.3.3 VL总线（VESA总线） 7.3.4 PCI总线 7.3.5 USB 总线 7.3.6 Futurebus 总线,2020年7月24日,第45页,7.3.1 ISA总线,ISA （Industrial Standard Architectur

27、e）总线是IBM公司1984年为推出PCAT机而建立的系统总线标准。也叫AT总线。它是在原先的PCXT总线的基础上扩充而来的。它在推出后得到广大计算机同行的承认，兼容该标准的微型机大量出现。 ISA总线的主要特点： （1）它能支持64KB I/O地址空问、16MB主存地址空间的寻址，可进行8位或16位数据访问，支持15级硬中断、7级DMA通道。 （2）它是一种简单的多主控总线。除了CPU外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可成为总线主控设备。 （3）它支持8种总线事务类型：存储器读、存储器写、I/O写、中断响应、DMA响应、存储器刷新、总线仲裁。,2020年7月24

28、日,第46页,7.3.2 EISA总线,EISA（Extended Industrial Standard Architecture）总线是一种在ISA总线基础上扩充的开放总线标准。它从CPU中分离出了总线控制权，是一种具有智能化的总线，支持多总线主控和突发传输方式。它的时钟频率为8.33MHz。EISA总线共有198根信号线，在原ISA总线的98根线的基础上扩充了100根线，与原ISA总线完全兼容。具有分立的数据线和地址线。数据线宽度为32位，具有8位、16位、32位数据传输能力，所以最大数据传输率为33Mb/s。地址线的宽度为32位，所以寻址能力达232。即：CPU或DMA控制器等这些主控

29、设备能够对4GB范围的主存地址空间进行访问。,2020年7月24日,第47页,7.3.3 VL总线（VESA总线）,VL（VESA Local Bus）总线是VESA（Video Electronic Standard Association视频电子标准协会）与60余家公司联合推出的一种通用的全开放局部总线标准，也叫VESA总线。它的推出为微机系统总线结构的革新奠定了基础。 VL总线作为一种局部总线，它不是一个单独使用的总线体系结构，而是对ISA、EISA等系统I/O总线的补充，它需要和其他总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。 VL总线的主要设计目标是支持CP

30、U直接与高速视频控制器挂接，其他外设如硬盘控制器、LAN控制卡以及其他高速接口所连的外设，也可使用VL总线。,2020年7月24日,第48页,7.3.4 PCI总线,PCI（Peripheral Component Interconnect）总线是继VL总线之后推出的又一种高性能的32位局部总线。Intel公司于1991年底提出，PCI规范受到许多微处理器和外围设备生产商的支持。 PCI是一种高带宽、独立于处理器的总线。它主要用于高速外设的I/O接口和主机相连，如图形显示适配器、网络接口控制卡、磁盘控制器等。 PCI总线可以在主板上和其他系统总线（如ISA、EISA或MCA） 相连接，这样使得系统中的高速设备挂接在PCI总线，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。 在高速的PCI总线和低速的E（ISA）总线之间也是通过PCI桥相连接的。一个系统中甚至可以有多个PCI总线，PCI总线之间也是用相应的PCI桥连接。,2020年7月24日,第49页,7.3.5 USB 总线,USB通用串行总线是一种通用万能插口，可以将下列的任