微机原理与接口技术-第4章1.ppt

1、微机原理与接口技术，梁建武主编，中国水利水电出版社，4.1存储器概述，除了基于磁光原理的辅助存储器外，其他存储器主要采用半导体存储器。本章介绍了半导体存储器及其主存储器的使用方法，4.1.1半导体存储器的分类，双极型按制造工艺：高速、低集成度、高功耗金属氧化物半导体型：低速、高集成度、低功耗随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器

2、随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机存取存储器随机屏蔽只读存储器(PROM)、紫外线擦除可编程只读存储器(EPROM)、电擦除可编程只读存储器(EEPROM)、闪存、读写存储随机存取存储器、只读存储只读存储器、屏蔽只读存储器：信息在芯片中产生，PROM不能改变； 允许一次编程，但不允许以后再编程。允许用户多次擦除和编程EEPROM(E2PROM):通过上电方式在线

3、擦除和编程，也可以多次擦除闪存(Flash Memory):可快速擦除但只能通过块擦除的EEPROM，4.1.2半导体存储芯片的结构，存储体存储芯片的主要部分，用于存储信息的地址解码电路根据输入的地址码选择芯片中的特定存储单元，读写控制逻辑选择存储芯片来控制读写操作。可以存储1位(位片结构)或多位(字片结构)二进制数据的存储容量与地址和数据线的数量有关：芯片2MN的存储容量、存储单元m的数量、地址线n的数量、芯片数据线的数量，例如2。地址解码电路，单解码结构，双解码结构，双解码可以简化主要用于芯片设计的解码结构，3芯片选择和读写控制逻辑，芯片选择端子当它有效时，芯片中的数据被输出，并且控制端子

4、对应于系统的读控制线写WE*来控制写操作。在有效的情况下，数据进入对应于芯片中的控制端子的系统的写控制线，4.1.3随机存取存储器，静态随机存取存储器2114静态随机存取存储器6264动态随机存取存储器4116动态随机存取存储器2164，1。静态随机存储器静态随机存储器的基本存储单元是触发器电路。每个基本存储单元存储一个二进制数。许多基本存储单元形成行和列存储矩阵。静态随机存取存储器通常采用“字结构”存储矩阵：每个存储单元存储多个位(4、8、16等)。)，并且每个存储单元具有一个地址。动态随机存取存储器的基本存储单元是单个场效应晶体管及其极间电容，必须配备“读出、再生和放大电路”，以便一次刷新

5、一行存储单元。每个基本存储单元存储一个二进制数，许多基本存储单元形成一个行和列存储矩阵。动态随机存取存储器通常采用“位结构”存储体：每个存储单元需要8个存储芯片形成一个字节单元，每个字节存储单元有一个存储单元。有一个地址，4.1.4只读存储器，eprom eprom 2716 eprom 2764 EEPROM EEPROM 2717 a EEPROM 2864 a，1。顶部有一个圆形应时窗口的eprom，用于紫外线擦除原始信息。编程之后，通常使用一个特殊的编程器(刻录机)。在没有编程的情况下离开工厂之前，每个基本存储单元都是信息1。编程意味着将一些单元格写入信息0，2。电可擦可编程只读存储器

6、，并通过上电方式(擦除和编程一次完成)在线擦除(直接在电路中，无需拔出)。有字节擦除、块擦除和整体擦除方法。并行可编程只读存储器：多位同时串行可编程只读存储器：只有一条数据线。4.1.5存储器芯片与中央处理器的连接、存储器芯片的数据线、存储器芯片的地址线、存储器芯片在芯片选择端的读写控制线、4.1.6存储器芯片与处理器的连接、1存储器地址分配在存储器与中央处理器连接之前，首先确定存储器容量的大小并选择存储器芯片的大小。在设计微机存储器时，我们经常要选择几个存储芯片来满足存储容量的要求。如何将这些选定的内存芯片与中央处理器有效连接，并对其进行有效寻址，是一个内存地址分配的问题。在地址分配中，只读

7、存储器和随机存取存储器必须安排在不同的区域。IBM PCXT的内存地址分配是在高端安排只读存储器，在低端安排随机存取存储器。在由多芯片组成的微机存储器中，地址分配通常由译码器实现。存储器地址译码器的存储器系统设计是将芯片与确定的地址空间连接起来，即芯片中的存储单元与实际地址一一对应，这样存储单元就可以通过寻址进行读写。每个存储芯片都有一定数量的地址输入端，用于接收中央处理器的地址输出信号。原则上，中央处理器的地址输出信号一次只能被寻址到一个存储单元，哪个芯片上的哪个单元(或由几个芯片组成的8位单元)实际上可以被地址解码器寻址。74LS138是3: 8解码器，74ls138是3: 8解码器，也就

8、是说，输入三个地址信号，它们可以被解码以产生用于Y0Y7输出的8种解码信号。图4-1显示了74LS138的外部引脚信号，表4-1是其解码真值表。从表中可以看出，当输入端A、B和C处于某一输入状态时，只有一个输出端Y0Y7以有效电平(低电平L)输出，而其它输出端都处于无效电平(高电平H)。存储器芯片的外部引脚根据它们的功能分为数据线、地址线和控制线。中央处理器通过向其地址线发送地址信号来读取和写入存储器，然后向控制线发送读取和写入控制信号，最后在数据线上传输数据信息。同时，每个存储芯片的地址线、数据线和控制线必须与中央处理器正确连接，以便进行正确的读写操作。在小型系统中，中央处理器总线的负载能力

9、可以驱动存储系统。然而，当中央处理器与大容量标准只读存储器和随机存取存储器一起使用或扩展成多卡系统时，有必要通过访问缓冲器或总线驱动器来提高中央处理器总线的驱动能力。地址总线只需要连接到单向驱动器，如74LS244和74LS373，而数据总线需要连接到双向驱动器，如74LS245。选择内存芯片时，应考虑内存和中央处理器的速度匹配。中央处理器严格按照存储器读写周期的时间顺序进行读写。当内存速度跟不上中央处理器的时序时，在设计系统时应该插入TW。然而，随着大规模集成电路的发展，存储芯片和中央处理器之间的速度匹配不再是大问题。1)线选择方法该方法直接使用中央处理器地址总线中的高位线作为存储器芯片的芯

10、片选择信号，简称为线选择方法。线选择方法的优点是连接简单，芯片选择信号不需要复杂的逻辑电路，只有一条地址线和MREQ的简单组合才能产生有效的CS。例如，一个计算机系统总共有16条地址线，现在只需要访问1KB内存和1KB只读存储器。因此，可以确定当地址范围要求如表4-2所示时，有10条字线选择线，可以作为A0A9如果A10用于芯片选择，随机存取存储器和只读存储器的地址是表的第一组，当A11用于芯片选择时，地址范围类似于第二组。2)全解码方法全解码方法将所有高阶地址线作为解码器的输入，并将解码器的输出用作芯片选择信号。在这种寻址方法中，下地址线用于选字，并直接与芯片的地址输入端相连；上部地址线都连接到用于产生芯片选择信号的解码电路。这样，所有地址线都参与片内或片外地址解码，这将不会产生地址的模糊性和不连续性。在全解码模式下，解码电路的核心通常是块解码器，如前面介绍的74LS138。(此外，还有一些解码方法：一些高位地址不参与解码，这具有地址不明确和不连续的缺点以及结构简单的优点。)，全解码的两个例子，采用门解码和解码器解码。当高位地址A19A13=0001110时，存储