微机原理The Microcomputer Principle_Ch2.ppt

1、计算机原理,电信学院 自动化系 卢伟 ADD：大黑楼B705 TEL：84706161 Email：,计算机原理 2020年7月27日10时9分,2,2.1 8086/8088微处理器的编程结构及指令执行过程 2.1.1 8086/8088微处理器概述 2.1.2 8086/8088微处理器编程结构 2.1.3 8086/8088微处理器程序执行过程 2.2 8086/8088存贮器分段技术 2.2.1 存贮器分段技术 2.2.2 堆栈 2.3 8086/8088微处理器 2.3.1 8086/8088微处理器信号引脚和工作模式 2.3.2 8086/8088系统存贮器的结构及I/O管理 2.

2、3.2 典型的系统配置及操作时序,第二章 8086/8088微处理器的体系结构,计算机原理 2020年7月27日10时9分,3,体系结构的含义 计算机体系结构=Computer Architecture 计算机体系结构是程序员所看到的系统的一些属性： 概念性的结构和功能上的表现，这些属性既不同于数据流和控制的组织，也不同于逻辑设计和物理实现。,计算机体系结构是连接硬件和软件的一门学科，它研究的内容不但涉及计算机硬件，也涉及计算机软件。,概述,计算机原理 2020年7月27日10时9分,4,2.1.1 8086/8088微处理器概述,18086/8088微处理器的外形和封装,Intel 1978

3、年推出 3um工艺 5V电压 主频:4.7710MHZ 集成度 约3万个晶体管 DIP（双列直插）封装,2.1.1 8086/8088微处理器概述,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,5,28086/8088微处理器概述,8086：Intel系列的16位微处理器，16根数据线、20根地址线，内部有16位的寄存器组，可寻址地址范围220=1MB，8086工作时，只要一个 5V 电源和一个时钟，时钟频率约为5MHz 。 8088：准16位微处理器，内部与8086兼容，只是外部数据总线为8位。它具有包括乘法和除法的16位运算指令，所以

4、能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达220，即1M字节。,2.1.1 8086/8088微处理器概述,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,6,2.1.2 8086/8088微处理器编程结构,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通用寄存器,暂存器,ALU,标志,EU控制,1 2 3 4 5 6,CS,DS,SS,ES,IP,内部寄存器,I/O控制电路,地址加法器,20位,16位,8位,指令队列缓冲器,外总线,EU（执行部件）,BIU（总线接口部件）,

5、8086处理器结构图,AX,BX,CX,DX,专 用 寄 存 器,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,7,1、功能： 1）从取指令送到指令队列。 2）微处理器执行指令时，到指定的位置取操作数，并将其送至要 求的位置单元中。 2、组成： 四个16位段地址寄存器 CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器； SS，16位堆栈段寄存器；,BIU-总线接口部件,8086采用分段技术实现对存储器的管理，分别用这四个段寄存器来存放当前相应段的段起始地址，也

6、称作基址寄存器。,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,8,16位指令指针寄存器IP,IP始终指向当前代码段(CS)所要取出的下一条指令的地址。 每取出一个字节指令后，IP自动加1。 可以用转移指令、调用指令及中断和复位等改变IP值。,20位地址加法器,产生20位地址（物理地址）。 CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址（物理地址）。,段地址左移4位+段内偏移量20位实际物理地址 段地址16+段内偏移量 20位实际物理地址,2.1.2 8086

7、/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,9,1 2 3 4,0 0 2 2,1 2 3 4,0 0 2 2,0,段基值,偏移量,左移4位,物理地址,逻辑地址,1 2 3 6 2,+）,例2.1 设代码段寄存器CS的内容为1234H，指令指针IP的内容为 0022H，即（CS）1234H，（IP）0022H，则访问代码段存储 单元的物理地址计算如下：,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,10,物

8、理地址与逻辑地址 在有地址变换机构的计算机系统中，每个存储单元可以看成具有两种地址：物理地址和逻辑地址。 物理地址是信息在存储器中实际存放的地址，它是CPU访问存储器时实际输出的地址。例如，8086系统的物理地址是20位，存储空间为2201M字节单元，地址范围从00000H到FFFFFH。CPU和存储器交换数据时所使用的就是这样的物理地址。 逻辑地址是编程时所使用的地址。或者说程序设计时所涉及的地址是逻辑地址而不是物理地址。编程时不需要知道产生的代码或数据在存储器中的具体物理位置。这样可以简化存储资源的动态管理。在实模式下的软件结构中，逻辑地址由“段基值”和“偏移量”两部分构成。,2.1.2

9、8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,11,6字节的指令队列（ISQ）,Intel 8086（8088）设置有6（4）个字节的ISQ，当ISQ中出现2（1） 个字节空时，CPU中的总线接口单元将自动完成指令填充，当遇到 分支、跳转、子程序调用等情况时，ISQ会自动清空，并从新的程 序位置取出指令进行填充。 事实上，8086就采用了流水线（Pipeline）设计技术。,堆栈和队列 堆栈（Stack）：按照后进先出（LIFO）的原则组织的存储器空间。 队列（Queue）：按照先进先出（FIFO）的原

10、则组织的存储器空间。,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,12,堆栈段地址,栈顶，由 堆栈指针 指示,81H,82H,83H,84H,堆栈结构示意图,队列结构示意图,队列头部,队列尾部,与EU通讯的内部寄存器,总线控制逻辑,81H,82H,83H,84H,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,13,1、功能： (1)从指令队列中取出指令。 (2)对指令进行译码，发出相应相

11、应的控制信号。 (3)接收由总线接口送来的数据或发送数据至接口。 (4)进行算术运算。 2、组成： 四个通用寄存器 AX，BX，CX，DX-都是16位的 也可做两个8位寄存器使用。,EU-执行部件,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,14,四个专用寄存器,SP-堆栈指针寄存器 BP-基址指针寄存器 DI-目的变址寄存器 SI-源变址寄存器,16位算数逻辑单元,完成8位或者16位二进制算术和逻辑运算，计算偏移量。,数据寄存器用于存放操作数及中间结果,AX和AL可用作累加操作，因此又可

12、称作累加器。,地址指针寄存器用于存放操作数的地址，编程时通过修改寄存器的内容达到修改地址的目的。,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,15,数据暂存寄存器,协助ALU完成运算，暂存参加运算的数据。,EU控制电路,从总线接口的指令队列取出指令操作码，通过译码电路分析， 发出相应的控制命令，控制ALU数据流向。,16位标志寄存器（FLAG）,6个状态标志，3个控制标志IF、DF、TF，剩下7位保留。,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程

13、结构及指令执行过程,计算机原理 2020年7月27日10时9分,16,溢出标志,进借位标志,奇偶标志,半进借位标志,零标志,符号标志,单步中断,中断允许,方向标志,1-低8位有偶数个1 0-低8位有奇数个1,1-低4位向高4位有进、借位 0-低4位向高4位无进、借位,1-结果为0 0-结果不为0,1-有进、借位 0-无进、借位,2.1.2 8086/8088微处理器编程结构,2.1 8086/8088微处理器编程结构及指令执行过程,计算机原理 2020年7月27日10时9分,17,2.1.3 8086/8088微处理器程序执行过程,指令队列中出现两个字节为空时自动按CS值和IP值组成20位实际

14、物理地址到存储器中取指令，一次取两个字节指令存放到指令队列中。 EU从BIU指令队列中读取指令。 由EU控制电路对指令进行译码分析，指出操作性质及操作对象。 EU执行指令，如果执行指令时必需访问存储器或者I/O端口，则在EU中计算出操作数的16位地址偏移量送给BIU，由BIU的形成20位物理地址。 BIU根据EU请求，将操作数的20位物理地址传递给存储器。 BIU取来操作数经总线控制逻辑传送到内部EU数据总线。 EU将取来的操作数从内部总线送入ALU，进行指令指定的操作。 EU运算出的结果，经内部总线送到指定的位置，若需要传送给存储器或者I/O端口，则由EU请求BIU产生20位实际目标地址，将

15、结果写入存储器或者I/O接口。,2.1 8086/8088微处理器编程结构及指令执行过程,2.1.3 8086/8088微处理器程序执行过程,2.1 8086/8088微处理器编程结构及指令执行过程,2.1.3 8086/8088微处理器程序执行过程,计算机原理 2020年7月27日10时9分,18,为什么要采用存储器“分段”技术？ 8086CPU可直接寻址的地址空间为2201M字节单元。CPU需输出 20位地址信息才能实现对1M字节单元存储空间的寻址。但8086 CPU 中所使用的寄存器均是16位的，内部ALU也只能进行16位运 算，其寻址范围局限在21665536(64K)字节单元。为了实

16、现对 1M字节单元的寻址，8086系统采用了存储器分段技术。,具体做法是：将1M字节的存储空间分成许多逻辑段，每段最长64K 字节单元，可以用16位地址码进行寻址。每个逻辑段在实际存储空 间中的位置是可以浮动的,其起始地址可由段寄存器的内容来确定. 逻辑段在物理存储器中的位置如图所示。,2.1 8086/8088微处理器编程结构及指令执行过程,2.1.3 8086/8088微处理器程序执行过程,计算机原理 2020年7月27日10时9分,19,2.2.1 存储器分段技术,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,2.2 8086/8088存储器分段技术,2.2.1

17、存储器分段技术,计算机原理 2020年7月27日10时9分,20,各个逻辑段在实际的存储空间中可以完全分开，也可以部分重叠，甚至完全重叠。 段的起始地址的计算和分配通常是由操作系统完成的，并不需要 普通用户参与。,“段基值”是段的起始地址。 “偏移量”(offset)也称偏移地址，它是所访问的存储单元距段的起始地址之间的字节距离。 给定段基值和偏移量，就可以在存储器中寻址所访问的存储单元。,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,21,需注意的是，每个存储单元有惟一的物理地址，但它可以由不同 的“段基值”和“偏移量”转换

18、而来，这只要把段基值和偏移量改变为 相应的值即可。也就是说，同一个物理地址可以由不同的逻辑地址 来构成。或者说，同一个物理地址与多个逻辑地址相对应。例如， 段基值为0020H，偏移量为0013H，构成的物理地址为00213H；然 而，若段基值改变为0021H，配以新的偏移量0003H，其物理地址 仍然是00213H，如图示。,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,22,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,23,下图进一步说明了这种“段加偏移”

19、的寻址机制如何选择所访问 的存储单元的情形。这里段寄存器的内容为1000H，偏移地址为2000H。图中显示了一个64KB长的存储器段，该段起始于10000H，结束于1FFFFH。 图中也表示了如何通过段基值(段寄存器的内容)和偏移量找到存储器中被选单元的情形。偏移量(offset)也称偏移地址，正如图中所示，它是自段的起始位置到所选存储单元之间的距离(或跨度)。,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,24,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,

20、25,上图中段的起始地址10000H是由段寄存器内容1000H左移4位低位补0(或在1000H后边添加0H)而得到的。段的结束地址1FFFFH是由段起始地址10000H与段长度FFFFH(64K)相加之结果。 还需指出的是，在这种“段加偏移”的寻址机制中，由于是将段寄存器的内容左移4位(相当于乘以十进制数16)来作为段的起始地址的，所以各个逻辑段只能起始于存储器中16字节整数倍的边界。这样可以简化CPU生成物理地址的操作。通常称这16字节的小存储区域为“小段”、“分段”或“节”(paragraph)。,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年

21、7月27日10时9分,26,在“段加偏移”的寻址机制中，微处理器有一套用于定义各种寻址方 式中段寄存器和偏移地址寄存器的组合规则。,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,27,段寄存器(CS、DS、ES、SS)与地址指针寄存器(SP、BP、SI、DI)默认是隐含配对使用，但也允许段超越。,2.2 8086/8088存储器分段技术,2.2.1 存储器分段技术,计算机原理 2020年7月27日10时9分,28,堆栈定义：堆栈是存储器中的一个特定的存储区，它的一端(栈底) 是固定的，另一端(栈顶)是浮动的，信息的存入和取出都

22、只能在 浮动的一端进行，并且遵循后进先出(LastIn FirstOut)的原则。,堆栈的用途： 堆栈主要用来暂时保存程序运行时的一些地址或数据信息。 例如，当CPU执行调用(Call)指令时，用堆栈保存程序的返回地址 (亦称断点地址)；在中断响应及中断处理时，通过堆栈“保存现场” 和“恢复现场”；有时也利用堆栈为子程序传递参数。,2.2.2 堆栈,2.2.2 堆栈,2.2 8086/8088存储器分段技术,2.2.2 堆栈,计算机原理 2020年7月27日10时9分,29,堆栈的结构： 堆栈是在存储器中实现的，并由堆栈段寄存器SS和堆栈指针寄 存器SP来定位。SS寄存器中存放的是堆栈段的段基

23、值，它确定了 堆栈段的起始位置。SP寄存器中存放的是堆栈操作单元的偏移量， SP总是指向栈顶,如下图所示。,值得注意的是，这种结构的堆栈通常是所谓“向下生长的” ，即栈底在堆栈的高地址端，当堆栈为空时SP就指向栈底。因此，堆栈段的段基址(由SS寄存器确定)并不是栈底。,2.2.2 堆栈,2.2 8086/8088存储器分段技术,2.2.2 堆栈,2.2 8086/8088存储器分段技术,2.2.2 堆栈,计算机原理 2020年7月27日10时9分,30,2.2 8086/8088存储器分段技术,2.2.2 堆栈,计算机原理 2020年7月27日10时9分,31,堆栈的操作特点： 8086下堆栈

24、为16位宽(字宽)，堆栈操作指令(PUSH指令或POP指令)对堆 栈的操作总是以字为单位进行。即要压栈(执行PUSH指令)时，先将SP的值减 2，然后将16位的信息压入新的栈顶； 要弹栈(执行POP指令)时，先从当前栈 顶取出16位的信息，然后将SP的值加2。可概括为： “压栈时， 先修改栈指针 后压入”，“弹栈时， 先弹出后修改栈指针”。,例2.2 若寄存器AX,BX,CX,DX的内容分别为10，20，30，40时，依次执行PUSH AX, PUSH BX, POP CX, POP DX, PUSH CX, PUSH DX, POP AX,POP BX后，寄存器 AX和BX 的内容分别为什么

25、？,2.2 8086/8088存储器分段技术,2.2.2 堆栈,计算机原理 2020年7月27日10时9分,32,20根地址线/16根数据线分时 复用，先传地址后传数据。 根据所连的存储器和外设规 模的不同，使它们可以在两种 模式下工作： 系统的最小模式： 只有一个8086/8088微处理器。 系统的最大模式： 有两个或两个以上的CPU，一 个为主处理器8086/8088，另一 个为协处理器8087/8089。,概述,2.3 8086/8088微处理器,概述,计算机原理 2020年7月27日10时9分,33,2.3.1 8086/8088微处理器的信号引脚和工作模式,几个术语： 时钟周期（T状

26、态）：微处理器处理动作的最小时间单位，也是微处理器的基本时间计量单位。 指令周期：执行一条指令所需要的时间。 总线周期（机器周期）：微处理器通过总线与存储器或I/O接口进行一次数据传输所需的时间。一个最基本的总线周期由4个时钟周期（T状态）组成。,T1,T2,T3,TW,T4,总线周期,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,34,最小模式下引脚信号和功能 AD0AD15: 地址数据复用总线 双向，三态，高电平有效。分时传送16位数据和

27、地址的低16位，由 ALE锁存地址信息。 A16/S3A19/S6: 地址/状态引脚 输出，三态，高电平有效。分时输出地址的高4位或微处理器当前 的状态，地址信息由ALE锁存。 BHE/S7: 高8位数据总线允许/状态引脚 输出，三态，低电平有效。BHE为低电平表示高8位数据线D15 D8上数据有效，BHE由ALE锁存。BHE和A0可用于分别选中奇偶地 址,并控制读/写一个字或者字节。,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,35,AL

28、E: 地址锁存允许信号 输出、高电平有效。表示总线上的信息是地址信息。 M/IO: 存储器/输入输出口控制信号 输出，三态。高电平表示当前的信息是存储器地址信息；低电平表 示当前的信息是I/O口地址信息。 RD: 读信号 输出，三态，低电平有效。表示CPU正在从存储器或I/O口读入数据。 WR: 写信号 输出，三态，低电平有效。表示CPU正向存储器或I/O口输出数据。,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,36,DT/R: 数据收发信号 输出，三态，高电平表示CPU正在发送数据；低电平表示CP

29、U接收 数据。 DEN: 数据允许信号 输出，三态，低电平有效。表示CPU正在进行数据收发操作。 INTR: 可屏蔽中断请求信号 输入，高电平有效。表示外部向CPU提出中断申请。 INTA: 中断响应信号 输出，低电平有效。表示外设的中断申请得到响应。 NMI: 非屏蔽中断申请信号 输入，上升沿有效。表示外部有非屏蔽中断申请。非屏蔽中断不受 软件控制，CPU必须响应。,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,37,HOLD: 总线保持请求信号 输入，高电平有效，表示其他模块（如DMAC)申请占用

30、总线。 HLDA: 总线保持响应信号 输出，高电平有效，表示CPU已让出总线。 READY：准备好信号 输入，高电平有效，高电平表示存储器或I/O口已准备好接收数 据，外部使READY为低电平CPU要插入等待周期。 TEST: 测试信号 输入，低电平有效，有效时CPU退出WAIT指令。,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,38,RESET: 复位信号 输入，高电平有效，至少保持4个时钟周期的高电平。复位时CPU 停止 现行操作，并开始进行初始化：标志寄存器FLAG，IP，DS， SS，ES及

31、指令队列均清零；CS设置为FFFFH，复位结束时CPU从 FFFF0H开始执行程序。 MN/MX: 最小/最大模式控制信号 输入，高电平，微处理器工作在最小模式，低电平，微处理器 工作在最大模式。 CLK: 时钟信号 8086时钟频率约5MHZ、T=200ns；单相，占空比为1/3。 VCC,GND: 电源及地 单+5V，满足TTL规范,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,39,最大模式下引脚信号和功能 最大模式下8086有8个控制信号被重 新定义，此时系统中可接入协处理 器8087或808

32、9。 S2,S1,S0:总线周期状态信号输出 三个信号组合产生系统控制信号，由 总线控制器8288译码。,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,40,LOCK：总线封锁信号 三态，输出，低电平有效。有效时禁止其他部件占用总线。 RQ0/GT0,RQ1/GT1:总线请求/允许信号 双向，低电平有效。有两个总线请求与总线响应信号，支持多处理 器工作。 QS1,QS0:指令队列状态信号 输出，两个信号组合指示指令队列状态。,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的

33、信号引脚和工作模式,计算机原理 2020年7月27日10时9分,41,8086与8088在引脚上的区别 8086微处理器 8088微处理器 16位AB复用 8位AB复用 BHE高八位数据允许 SS0/高电平 M/IO引脚选择存储器/IO口 M/IO引脚选择存储器/IO口,2.3 8086/8088微处理器,2.3.1 8086/8088微处理器的信号引脚和工作模式,计算机原理 2020年7月27日10时9分,42,2.3.2 8086/8088系统中存储器的结构和I/O的管理,1、存储器的地址和内容 存储器通常以字节编址，一个字节单元有一个唯一的一个物理地 址。地址通常以16进制数表示。如20

34、位地址总线，其地址范围为00000FFFFFH。 一个存储单元中存放的信息称为该单元的内容。 若存放的信息是字节，则按顺序存放 若存放的信息是字，则将字的低位字节存放在低地址，高位字节存放在高地址，以低地址作为该字的地址。 若存放的信息是双字，则将双字的低位字存放在低地址，高位字存放在高地址，以低地址作为该双字的地址。,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,2.3.2 8086/8088系统中存储器的结构和I/O的管理,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2

35、020年7月27日10时9分,43,8086CPU有20根地址线，它的寻址空间为220 = 1M字节，这1M字节的存储空间按照00000H - FFFFFH来编址。,2、存储器的组织,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,44,8086系统中，1M字节分为2个512K的存储体，一个存储体中的 地址都是偶数地址，叫偶体，另一个都是奇数地址，叫做奇体。,2.3 8086/8088微处理器,2.3

36、.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,45,访问一个存储体，只需19位地址，剩下一位用来区分访问那个存储体。A0=0为偶存储体，A0=1 为奇存储体。, BHE 信号：由该信号和A0控制读写那个存储体。,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,46,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,47,4、存储器的专用区和保留区 In

37、tel公司预先占用了存储器的最高和最低地址区域。 物理地址0H到7FH的128个字节用来保存中断号为0H到1FH的中断向量表（32个中断向量），每个中断向量占4个字节。 FFFF0H到FFFFFH的16个字节保留给系统的初始化代码。在上电或复位时，执行的第一条指令就在FFFF0H处。通常FFFF0H处存放一条无条件转移指令，转到系统程序的入口处。,3、存储器分段技术,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,48,5、8088系统中的存储器结构 8088与8086的存储器结构基本相同，区别如下

38、： (1)8088是准16位微处理器，外部数据总线是8位的，所以1MB是 单一存储体，不分奇偶体。 (2)8088在16位操作时都要两次访问存储器。,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,49,6、I/O端口的管理 8086微处理器器用20位地址线中的低16位来管理64KB的I/O端口空间。8086微处理器对I/O端口进行操作时，需要用专门的指令来进行操作，并且只能通过累加器AX或者AL来完成。 存储器和I/O端口采用独立编址方式进行编址。存储器的地址空间为00000HFFFFFH，I/O

39、端口的地址空间为0000HFFFFH。 I/O端口是I/O接口电路中能够被微处理器寻址和访问的存储单元。 常见的存储器和I/O端口的编址方式有： （1）独立编址：Intel、Zilog等。 （2）统一编址：Motorola等。,2.3 8086/8088微处理器,2.3.2 8086/8088系统中存储器的结构和I/O的管理,计算机原理 2020年7月27日10时9分,50,2.3.3 典型的系统配置及操作时序,最小模式系统,最小模式是一个以8086为主体的单处理器系统，所有控制信号均由 CPU直接提供。最小系统的硬件包括一片8284A作为时钟发生器； 三片8282（或74LS373）作为地址

40、锁存器；两片8286/8287（或 74LS245）作为数据收发器。,2.3.3 典型的系统配置及操作时序,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,计算机原理 2020年7月27日10时9分,51,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,计算机原理 2020年7月27日10时9分,52,最小模式系统连接说明 Intel 8282 把AD复用引脚连接到地址总线上的8位地址锁存器。在最小系统 中，由3片8282（低电平锁存，功能同74LS373）锁存地址A0

41、 A19和BHE。ALE为锁存信号。 Intel 8286 把AD复用引脚连接到数据总线上的8位数据缓冲器。在最小系 统中，由2片8286（双向缓冲器，功能同74LS245）做数据总线 D15D0的缓冲器，DT/R做方向选择，DEN为选通信号。,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,计算机原理 2020年7月27日10时9分,53,控制信号M/IO、RD和WR完成 信息传递控制。组合起来完成 右面的控制。 有时也作以下处理：,2.3 8086/8088微处理器,2.3.3 典型的系统配

42、置及操作时序,计算机原理 2020年7月27日10时9分,54,中断控制信号INTR、INTA、NMI INTR: 外部可屏蔽中断请求引脚，高电平有效 INTA: 中断响应信号，低电平有效 NMI: 不可屏蔽中断请求引脚，上升沿有效 总线控制信号HOLD、HLDA HOLD：总线保持请求引脚,高电平有效 HLDA：总线保持响应引脚，高电平有效 HLDA控制8282的OE，当CPU总线保持响应时让出总线,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,计算机原理 2020年7月27日10时9分,55,时钟发生器8284A与CPU的连接如下图所示。它产生恒定的时钟信 号，

43、对准备好（Ready）信号和复位信号（Reset）进行同步，外 界控制信号RDY和RES可以在任何时候到来，8284A把它们同步在 时钟下降沿时输出READY和RESET信号到CPU。,振荡晶体通常采用石英晶体振荡器，由于晶体是14.31MHz，内部3分频，得到4.77MHz、占空比为1/3的CLK输出到CPU。,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,计算机原理 2020年7月27日10时9分,56,2.3 8086/8088微处理器,2.3.3 典型的系统配置及操作时序,计算机原理 2020年7月27日10时9分,57,系统的复位与启动操作（微机启动过程）

44、 微处理器接收到（连续4个T）RESET信号,进行复位,开始执行初始化， CS置0FFFFH,IP置为0,ISQ清空,其余寄存器为0； 从存储器FFFFH:0000H取第一条指令,一般在此处放一条跳转指令,例 如JMP F000H:E05BH，跳转到系统复位程序开始的位置； 判断 0040H:0072H处的数据是否是1234H,如果是,则不进行硬件自 检,否则进行硬件自检； 从磁盘的0面0道1扇区装入引导程序,装到0000H:7C00H,执行引导操作； 按引导程序的指令,顺序装入其他程序模块,完成操作系统的引导操作； 注：在3、4步之间微机还会检查在C0000H开始的扩展ROM空间中是否有 程序,如果有,并且校验正确,则先执行这些程序。,2.3