数电-05 锁存器和触发器.ppt

1、1，5锁存器和触发器的基本要求，1，了解锁存器和触发器的电路结构和工作原理，2，掌握SR锁存器、JK触发器、D触发器和T触发器的逻辑功能，3，正确理解锁存器和触发器的动态特性，2，5.1。总的来说，电路在某一时刻的输出状态不仅取决于同时输入状态的组合，还取决于电路的原始状态。必须包含一个存储电路来记录以前的状态。1.组合逻辑电路：电路在某一时刻的输出状态只取决于同时输入状态的组合，与电路的原始状态无关。2，时序逻辑电路：锁存器和触发器时序逻辑电路的基本逻辑单元，1。数字电路的分类：3，2，锁存器和触发器，最简单的可以存储一位二进制数或代码的时序电路，是时序逻辑电路的存储单元电路。共同点：1 .

2、有两个稳定的状态，0和1，一旦状态被确定，它们可以自己维持。锁存器或触发器可以存储一位二进制代码。2.根据输入可以设置为0或1；3。当输入信号消失时，获得的新状态可以保持记忆功能。锁存器-一种对脉冲电平敏感的存储电路，它在特定输入脉冲电平的作用下改变状态。触发器-一种对脉冲边沿敏感的存储电路，它在时钟脉冲的上升沿或下降沿瞬间改变状态。区别如下：(5)锁存器和触发器逻辑功能的描述方法；(1)特征表(真值表和函数表)；(2)特征方程；(3)波形图(时序图):直观描述输入信号、时钟信号、输出信号与电路状态转换和时间之间对应关系的图。与组合逻辑电路不同，变量包含电路的当前状态。描述电路和输入的次级状态

3、和当前状态之间的关系。当前状态：输入信号动作前的状态，用Qn表示。次要状态：施加输入信号后的状态，由Qn 1表示。4.状态图：描述锁存器和触发器的子状态、输入和当前状态之间关系的图表。6、反馈、4。双稳态存储单元电路中，Q端的状态被定义为电路输出状态。该电路有两个互补输出。1.电路结构。7.数字逻辑分析。该电路具有记忆一位二进制数据的功能。如Q=1，如Q=0，8，5.2锁存器，与非门功能：0出1，全部1出0。g，nor门在哪里？当一个输入端被用作控制端时，首先回顾一个基本概念：控制端被1阻塞；控制终端在0时打开。函数：0中的1；一个全零。q:两个互补输出端，Q0:锁存“0”状态，Q1:锁存“1

4、”状态，1。基本的同步锁存器，由两个交叉耦合的与非门(或或非门)组成。1。电路组成：两个输入端：调节：低电平有效，初始状态：r和s信号作用前Q端的状态，用q n表示。次级状态：施加r和s信号后Q端的状态，用Q n 1表示。低电平有效，10、1、0、1，但Q=0阻止G1，所以它保持，即Q=0保持记忆功能。2，逻辑函数分析，1，0，0，1，1，但Q=1保持记忆功能，因为G2被阻塞。G1，G2，G1，G2，设置为0，设置为1，11，0，0，1，1，互补关系被打破，锁存器的初始状态0保持不变，锁存器的初始状态1保持不变，并且Q=0阻挡G1、G1、G2、G1、G2、1、0、4。波形图，初始状态Q=0、1

5、3、5，基本SR锁存器的特性。1)电路具有记忆功能，即有两个稳态(Q=0或Q=1)，可以用来表示两个相反的逻辑状态或二进制数0和1；ii)电路状态的转换取决于所施加的输入电平，该锁存器通常被称为置0/置1锁存器或复位/置1锁存器。(用一个小圆圈表示低电平或逻辑0有效！)，锁存器由与非门组成，14，6，基本SR锁存器由或非门组成，(3)逻辑符号，(1)电路，高电平有效，高电平有效，SR不同，锁存器的状态与S相同！约束： SR=0，注意与由与非门组成的SR锁存器的区别，15，(4)工作波形，此波形为正常工作波形。、保持、保持、保持，如果输入信号违反约束，会发生什么？16，Q，状态不确定！设置初始状

6、态、理解不定状态的含义！17，基本SR锁存器的应用示例：去抖动电路，消除由机械开关触点抖动引起的脉冲输出。开关在t0时接通，在t1时断开。18、波形图、B、BA、A、AB、B、防抖电路、s不与A和B接触，接触B正在抖动，接触A正在抖动、请参考第P208页的功能表。1。电路组成和逻辑符号、输入控制门、基本同步锁存器、使能信号、国家标准逻辑符号、由两个与门和两个或非门组成的基本同步锁存器，在高电平有效；2.逻辑门控制同步锁存器同步触发器。为了协调各部分的动作，增加控制门并引入使能信号E(或时钟信号)，使其只有在使能信号E到来时才能被激活。20，2，逻辑功能分析：S=0，r=0: Qn 1=qn，s

7、=1，r=0: qn1=1，s=0，r=1: qn1=0，s=1，r=1: qn1=，e=，22，4，波形图，初始状态为0、23，4，动作特性：1)只有当使能信号有效时，输入信号的状态才能反映到输出端。2)在使能信号的整个操作时间内对输入信号敏感。也就是说，当e有效时，r和s的变化将引起输出状态的变化。通过控制E端的电平，多个锁存器可以同步锁存数据。也就是说，该锁存器的触发仅在一个时间间隔内被控制，而不是在某个时间。3)仍有约束，RS=0(不能同时为1)，否则输出状态不确定。24，3，D锁存器，1，逻辑门控制D锁存器，国家标准逻辑符号，(1)逻辑电路图，当E=1，Qn 1=S=D时，只有一个数

8、据输入端！25，D锁存功能表，(2)逻辑功能：当E=1，Qn 1=S=D，26，2，传输选通D锁存，E=0，当E=1，(a)电路结构，TG2开启，TG1关闭，TG1开启，TG2关闭。因为控制信号是反相的！工作原理和逻辑功能同上。27、(c)工作波形，当E=1时，输出始终对输入信号敏感！E=0，E=1，Q=D，Q不变，28，1。主从触发器、主锁存器和从锁存器具有相同的结构，1。电路结构，TG1和TG4具有相同的工作状态，TG2和TG3具有相同的工作状态，四个传输门，时钟脉冲，5.3触发器的电路结构和工作原理，29，29，TG3关断，TG4导通，从锁存器保持在其原始状态。(1)当CP=0，=1，C

9、=0时，Q跟随D端的状态变化，使Q=D.D，30，(2) CP从0跳至1 :=0，C=1，触发器的状态仅取决于CP信号上升沿到达前的D信号，TG3开启，TG4关闭来自锁存器Q的信号并将其发送至Q端。D，Q=Q=D，即：Qn 1=D，而D，31，典型的集成电路双D触发器74HC/HCT74属于这种结构。参见P218图5.3.3，74hc/hct74功能表，国家标准逻辑符号，d功能触发器直接设置为1和0，正边沿触发，直接(异步)设置为1和0(低电平有效)，正边沿触发器符号，3，典型集成电路，32，2，保持阻塞三个由与非门组成的SR基本锁存器，设置1保持线，设置0阻挡线，设置1阻挡线，设置0保持线，

10、33，0，1，1，保持， D，D信号进入触发器准备状态刷新，CP=0，Qn 1=Qn，三个SR基本锁存器由与非门组成，2当CP从0跳变到1时，在CP脉冲的上升沿，触摸设备根据前一个D信号，1，1，0，0，1，35，4进行刷新，当CP=1时，D信号不影响的状态，但Q的状态保持不变，G1，1，C，P，G5、q、2、q、3、s、r、G4、q、4、d、g6、q、1、0、Qn 1=D，典型集成电路为：0.74ls74ttl系列双D上升沿触发器，74HC/HCT74 CMOS系列双D上升沿触发器，直接(异步)设置为0至1。低电平有效，国家标准逻辑符号，正边沿触发符号，37，3。触发器采用传输延时，内部电路

11、和工作原理：P221222！属于JK触发器，有两个输入端，但没有限制。典型的集成电路：74F112双JK触发器不变，置1，翻转，置0。J和K不同，Qn 1与J相同，国家标准逻辑符号74F112-1，特性方程，负沿触发器符号，38，4，建立时间，保持时间，脉冲宽度，传输延迟时间，传输延迟时间，以D触发器为例，39，保持时间tH:确保D状态可靠地传输到Q，建立时间tSU:确保D相关电路建立一个稳定状态，使触发器状态能够正确转换。最高触发频率fcmax:在触发器内部必须完成一系列动作，这需要一定的时间延迟，因此CP的最高工作频率是有限制的。触发脉冲宽度tW:确保所有内门正确翻转。传输延迟时间tPLH

12、和tPHL:从时钟脉冲CP的上升沿到输出端新状态稳定建立的时间，5.4触发器的逻辑功能，概述，1。触发器的逻辑功能是什么？触发器的逻辑功能是指触发器的次级状态和当前状态与输入信号之间的逻辑关系。常用触发器逻辑符号：0，T触发器，带0-置1功能，正边沿D触发器，脉冲触发器，主从结构，41，2。注意区分逻辑功能和电路结构的不同概念：具有相同逻辑功能的触发器可以用不同的电路结构实现。例如主从结构d触发器和维护阻塞d触发器。并且具有相同的基本电路结构，经过适当的变换，它还可以构成具有不同逻辑功能的触发器。触发逻辑功能转换。3。关于状态图：描述次级状态/输出和当前状态/输入之间关系的图形。42，例如，(

13、1)每个状态由一个小圆圈S0表示，(3)输入/输出(或输入=？)，D触发器，1，0，0，1，JK触发器，x为任意值，状态图的绘制为：43，1，D触发器，1，功能表，2，特性方程，Qn 1=D，3，状态图，5.4.1触发器功能总结，44，1 Qn 1与J、45，例5.4.1相同。下降沿触发的JK触发器时钟脉冲波形及J和K信号如图所示。尝试在输出端绘制Q的波形。让触发器的初始状态为0。0，触发器，触发器，设置0，设置1，设置0，保持，46，3，T触发器，特性方程，状态转换图，逻辑符号，47，4，T触发器，国际逻辑符号，特性方程，每次时钟脉冲起作用时触发器翻转一次。当T触发器的T输入端固定连接到高电

14、平时，它构成T触发器48、5、SR触发器1。特性表，2。特征方程，3。状态图、触发器具有置位和复位功能，5.4.5触发器功能转换，1) D触发器T触发器，方法：比较两个触发器的特性，有一个控制端T，即特性方程是：如何把D触发器T触发器？同时求解两个触发器的特征方程，D触发器构成一个T触发器，Qn=1除以2:输出波形的频率是输入波形的1/2。t触发器：计数触发器，触发器每计数脉冲翻转一次。D触发器，T触发器，凌，T触发器，51，3) D触发器构成J-K触发器，凌，52，4) JK触发器D触发器，然后，53，5)JK触发器T触发器，6) JK触发器T触发器，54，本章总结，1，锁存器和触发器都是，传输门或逻辑门锁存器是由输入信号在使能电平的作用下决定的。在使能电平期间，门控锁存器的输出信号随着输入信号的变化而变化。2.锁存器是对脉冲电平敏感的电路，它在一定电平的作用下改变状态。基本同步锁存器通过输入信号直接控制输出状态；触发器是对脉冲边沿敏感的电