单片机原理及应用PPT--第二章

1、第二章MCS-51单片机硬件结构,一、MCS-51总体结构,（重点介绍8051芯片）,二、MCS-51单片机的引脚功能, DIP封装（双列直插）, PLCC封装（Plastic Leaded Chip Carrier),1、引脚排列,2、逻辑符号框图, 电源引脚,3、引脚功能,VCC（40）正电源+5V（5V 0.5V) VSS（20）地GND, 外接振荡器引脚,XTAL1（18） ：片内振荡电路中反相放大器输入端 XTAL2（19） ：片内振荡电路中反相放大器输出端,（A）采用外部振荡器,（B） 采用外接晶体振荡器, 控制信号,（A） RST/VPD（9）,RST （Reset）复位信号输入

2、端，复位单片机， 使片内寄存器处于初始状态。,要求：该引脚输入脉冲的高电平宽度2个机器 周期时，单片机复位,一个机器周期 = 12 振荡器周期 = 12 /fosc,若fosc=12MHz，则一个机器周期 = 1s,复位后内部各寄存器的状态为：,复位方式为：, 上电复位方式如下图所示：, 手动复位方式如下图所示：, 总体复位电路如下图所示：,理解书中34页图2-6的复位电路,+,ALE (Address Latch Enable) :地址锁存允许 访问外部存储器（RAM / ROM）时，ALE的负 跳变将P0口上的低8位地址锁存到地址锁存器。 不访问外部存储器时，ALE固定输出频率为 的信号。

3、,VPD 备用电源输入端。在Vcc掉电前，为该引脚提 供备用电源，以保存内部RAM的信息。,（external Program Store ENable)， 外部程序存 储器ROM读选通使能信号，低电平有效, 多功能并行I/O口引脚,Vpp：片内EPROM（8751型）编程电压输入端，编程 时，此引脚提供编程高电压。（+21V、+5V， 具体编程电压视芯片型号而定),MCS-51单片机有4个双向8位I/O口，P0口为三态双向 口，可驱动8个TTL逻辑门；P1P3口为准双向口，可 驱动4个TTL逻辑门, 访问外部存储器（RAM / ROM）时，作为地址总 线低8位（A7 A0）和数据总线（D7

4、D0）复用 不访问外部存储器时，作为准双向I/O口，可驱动 8个TTL负载,（A）P0：三态双向口（低 8位地址/数据复用）,P0口位结构如下：, 当P0口作为地址/数据复用，输出地址/数据时， “控制” = 1,P0.X 锁存器,D,CL,Q,内部总线,P0.X 引脚,地址 / 数据,Vcc,读锁存器,写锁存器,Q,控制 = 1,MUX,1, P1.0可作定时/计数器2的外部计数触发输入端T2; P1.1可作定时/计数器2的外部计数控制输入端T2EX ）,(C) P2口： 8位准双向并行I/O口 访问外存储器时，作为地址总线的高8位（A15 A8） 不访问外存储器时，作为一般准双向I/O口，

5、可驱动 4个TTL负载。, 当系统外接存储器容量256B时，P2口输出地址 高8位， “控制” = 1, 当P2口作为一般I/O口使用时，是准双向I/O口 “控制” = 0,（）作为输出, 作为输入前，已输出“1”， FET管截止，外部数 据从P2.X引脚送至内部总线,（）作为输入, 作为输入前，已输出“0”,8051,（D) P3口：双功能口,（具有内部上拉电阻）,P3.0 RXD ：串行数据接收端(Receive) P3.1 TXD ：串行数据发送端(Transmit) P3.2 INT0：外部中断0 请求输入端，低电平有效 P3.3 INT1：外部中断1 请求输入端，低电平有效 P3.4

6、 T0：定时/计数器0 外部事件计数输入端 P3.5 T1：定时/计数器1 外部事件计数输入端 P3.6 WR：外部数据存储器写使能，低电平有效 P3.7 RD：外部数据存储器读使能，低电平有效, 当P3口作为一般I/O口输出使用时，“第二功能 输出” = 1,第二功能输入, 当P3口作为第二功能口“输出”使用时，位锁存器 = 1,R (上拉电阻),写锁存器,P3.X 锁存器,D,CL,Q,内部总线,读锁存器,读引脚,P3.X 引脚,Vcc,第二功能输出, “1” 的个数为奇数时 P=1;,RS1， RS0：工作寄存器组选择位（Registers Select),内部RAM,4、堆栈及堆栈指针

7、SP 堆栈：内部RAM中的一个存储区域。 堆栈顶的地址由堆栈指针SP指示。 堆栈操作：1）压入：将数据存入堆栈区 2）弹出：从堆栈区中取出数据 堆栈操作遵循的原则： 1）先进后出 2）栈顶设在高地址方向，栈底设在低地址处 3）压入一个Byte，SP+1； 弹出一个Byte，SP-1 4）初始化后SP的值为07H。可软件重新定义（故堆栈 区可为RAM中任意连续区域）,具体操作为： 压入堆栈：先SP+1，然后将数据压入SP 所指单元 若(A)=34H，(R0)=25H，当前(SP)=07H，执行指令： PUSH A PUSH R0,34H,A,R0,25H, 弹出堆栈：先将SP所指单元内容取出，然

8、后SP-1， 若（SP）=10H，执行如下指令： POP R0 POP A,34H,A,R0,25H,若 （SP）=10H，执行如下指令的结果如何？ POP A POP R0,25H,A,R0,34H,累加器A的内容与R0的内容相互交换,五、MCS-51单片机的时序, 振荡周期：为单片机提供驱动信号的振荡源周期 时钟周期：振荡周期的2倍（ ），又称状态周期S 机器周期：完成一个基本操作所需的时间，由6个状 态组成 指令周期：完成一条指令所用的时间，通常由14个 机器周期组成,A：单字节单周期(inc a) B：双字节单周期(add a,#data) C：单字节双周期（inc dptr) D：单

9、字节双周期（movx),六、节电运行方式,CHMOS型单片机（如：80C51）有两种节电运行方式 （低功耗方式）：待机方式和掉电保持方式。其硬件结构如图：,在待机方式（IDL=1），振荡器继续工作， 中断系统，串行口，定时器电路继续由时钟所驱 动，但时钟信号不送往CPU，即CPU处于冻结运 行方式。 退出待机方式的途径： 1）允许的中断请求被相应 2）硬件复位,(B) 在掉电保持方式（PD=1），振荡器停止工作，但 片内RAM的内容被保存(退出的途径是硬件复位）,（C）待机方式和掉电保护方式由SFR中的PCON（电 源控制寄存器）的相应位来控制。,SMOD：串行通讯口的波特率加倍位 GF1：通用标志位1 GF0：通用标志0 PD：掉电保持方式控制位 IDL：待机方式