第5章 触发器.ppt

1、第五章触发器，概述1，内存1位二进制信号1。可以自行保持的状态2。0或12，分类1，取决于输入信号。触发方式(级别、脉冲、边缘)星2。逻辑功能(RS、JK、D；=1，Q=0时称为锁的零状态。0 1，0，1，0，0，1，1，S是1输入端高电平有效，(1)工作原理，锁定存储器中有两个互补输出端，Q=1，=0时称为锁定存储器1状态。=1，Q=0时称为锁的零状态。0 1，1，0，1，1，1，0，0，r为0输入端高级有效，1 0，(1)工作原理，0 1，0，0，1，1，0，0，=1，Q=0时称为锁的零状态。(1)工作原理，0 1，1，1，0，0，1 0，0，0，0，0，0，1，不确定的状态实际上不允许，

2、正常运行时必须遵守SR=0约束。锁有两个互补输出端。当Q=1，=0时，称为锁定内存的1状态。=1，Q=0时称为锁的零状态。(1)工作原理，(2)运动特性随时输入可以直接更改输出状态。例如：在由、是、是或非文字组成的默认SR锁定器中，将初始状态设置为0，知道输入R，S的波形图，并绘制两个输出端的波形图。2 .与非门SR锁定存储器，低级有效，波形分析示例在与非门SR锁定器中将初始状态设置为0，知道输入R，S的波形图，绘制两个输出端的波形图。5.2时钟级别触发器触发器，1 .电路结构和工作原理；# CLK返回0或S后，R牙齿同时返回0后，Q*的状态不稳定。具有异步1、0输入的水平触发器SR触发器、R

3、D和SD不受CLK和S、R信号的影响，2 .在运动特性CLK=1的整个时间内，S和R的变化可能导致输出状态的变化。翻转，5.3时钟脉冲触发触发器，1，电路结构和工作原理1。主从SR触发器、提高了可靠性、每个CLK周期输出状态只需要更改一次、主触发器、触发器和两阶段同步RS触发器连接。G1G4是主触发器，G5G8是从属触发器。CLK和CLK徐璐补充，以确保两个触发器徐璐在其他两个时区内工作。工作原理，0，1，1，0，1，0，0，0，1，1，0，1，0，1，1，0，1，1，1，1，主触发器、触发器、主从触发器特征：(1)主从触发器反转发生在CLK从1变为0的瞬间(CP下降)。(2)CLK变为0时，

4、主触发器阻塞，状态不受R，S的影响，因此不会发生空翻现象。(3)在CLK=1的整个时间内，S和R输入信号充当主触发器控制。主从RS触发器符号：2。主从JK触发器，为此，将触发器两个互补的输出端信号通过两个反馈线分别引导到输入端的G1，G2语句来配置JK触发器。工作原理：0，1，1，1，0，1，0，1，1，0，0，0，0，1，1，1，1，1，0，列出实际值表(1)触发器触发器反转基于时钟脉冲的触发边缘(此处为下降边缘)、(2)触发器二次状态判断基于时钟脉冲高工作日时输入端的状态。，输入信号在D端以单端形式提供。使用CMOS传输门边的触发器、等，分析：在波形图中，(1)应注意，触发器触发器反转发生

5、在CLK的上升变化。(2)判断触发器子状态的依据是CLK上升到达(前一瞬间)时输入团D的状态。5.5触发器逻辑功能分类和逻辑功能说明，触发器逻辑功能分类：SR，JK，d，t时钟控制触发器期间输入方法(单端，两端输入)，子状态()根据输入变化的规则，特性表可用于所有触发器逻辑功能，一个，SR触发器1定义，由于时钟信号的作用，具有以下功能的触发器名称包括SR触发器、(约束)、0，1、S0R、S=1R=0、S=0R=1、J=K=T时的T触发器。JS，KR，S=R=1获取不带JK触发器的SR触发器，具有JK的SR触发器和T触发器功能，逻辑功能：与输入的关系(RS，JK，D，T)触发方法(水平，脉冲，边

6、):操作、集成触发器示例1TTL主从JK触发器74LS72，特性：(1)三个J端和三个K端，它们之间存在逻辑关系。(2)直接0段RD和直接1段SD均为低电平，不使用时应连接高电平。(3)主从结构，CP脉冲触发。2高速CMOS边缘D触发器74HC74，特性：(1)单输入双D触发器。(2)均配备直接0段RD和直接1段SD，对低层有效。(3) CMOS边缘触发器，CP上升边缘触发器。使用案例：4人响应电路。四个人参加比赛，每人一个按钮，其中一个按下按钮，相应的指示灯就会亮。另外，按其它按钮也不起作用。电路核心是74LS175 4D触发器。内部有四个D触发器、每个输入和输出由字母分隔，接脚图显示在下一页。1Q，1D，2Q，2D，GND，4Q，4D，3Q，3D，时钟