dsp原理与开发第4讲.ppt

1、,DSP的知识平台,DSP技术,计算机,电子,计算机硬件,计算机软件,电子线路,数字信号处理,第一题,请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有， 也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途,第二题,数字滤波器的分类和结构特点 一、什么是数字滤波器 顾名思义：其作用是对输入信号起到滤波的作用； 即DF是由差分方程描述的一类特殊的 离散时间系统。 功能： 把输入序列通过一定的运算变换成输出 序列。不同的运算处理方法决定了滤波 器的实现结构的不同。 从实现方法上分：FIR、IIR IIR数字滤波器的结构特点：存在反馈环路，递归型结构 IIR有几种实现

2、结构实现形式：直接型（直接型、直接型）；级联型（串联）、并联型、转置型 FIR数字滤波器的结构特点：不存在反馈环路，非递归型结构 IIR有几种实现结构实现形式：直接型；级联型；多相实现；线性相位,第二题：维基百科给出的解释,线性移不变的数字滤波器包括无限长脉冲响应滤波器（IIR滤波器）和有限长脉冲响应滤波器（FIR滤波器）两种。这两种滤波器的系统函数可以统一以Z变换表示为： 当 时，M就是IIR滤波器的阶数，表示系统中反馈环的个数。由于反馈的存在，IIR滤波器的脉冲响应为无限长，因此得名。若A(z) = 1，则系统的脉冲响应的长度为N+1，故而被称作FIR滤波器。 IIR滤波器的优点在于，其设

3、计可以直接利用模拟滤波器设计的成果，因为模拟滤波器本身就是无限长冲激响应的。通常IIR滤波器设计的过程如下：首先根据滤波器参数要求设计对应的模拟滤波器（如巴特沃斯滤波器、切比雪夫滤波器等等），然后通过映射（如脉冲响应不变法、双线性映射等等）将模拟滤波器变换为数字滤波器，从而决定IIR滤波器的参数。IIR滤波器的重大缺点在于，由于存在反馈其稳定性不能得到保证。另外，反馈还使IIR滤波器的数字运算可能溢出。 FIR滤波器最重要的优点就是由于不存在系统极点，FIR滤波器是绝对稳定的系统。FIR滤波器还确保了线性相位，这在信号处理中也非常重要。此外，由于不需要反馈，FIR滤波器的实现也比IIR滤波器简

4、单。FIR滤波器的缺点在于它的性能不如同样阶数的IIR滤波器，不过由于数字计算硬件的飞速发展，这一点已经不成为问题。再加上引入计算机辅助设计，FIR滤波器的设计也得到极大的简化。基于上述原因，FIR滤波器比IIR滤波器的应用更广。,第二题：研究数字滤波器结构意义,滤波器的基本特性（如有限长脉冲响应FIR与无限长脉冲响应IIR）决定了结构上有不同的特点。 不同结构所需的存储单元及乘法次数不同，前者影响复杂性，后者影响运算速度。 有限精度（有限字长）实现情况下，不同运算结构的误差及稳定性不同。 好的滤波器结构应该易于控制滤波器性能，适合于模块化实现，便于时分复用。,第三题,IIR，FIR滤波器的异

5、同 不同点： 由于IIR存在反馈，而FIR不存在，因此IIR单位脉冲响应为无限长，FIR单位脉冲响应为有限长 FIR不存在系统极点，是绝对稳定的系统，而IIR存在极点，实现起来有可能不稳定 IIR幅频特性精度很高，不是线性相位的，可以应用于对相位信息不敏感的音频信号上；FIR幅频特性精度较之于IIR低，但是线性相位，就是不同频率分量的信号经过FIR滤波器后他们的时间差不变 FIR有限的单位响应也有利于对数字信号的处理，便于编程，用于计算的时延也小，这对实时的信号处理很重要 相同点： 都是滤波器,第四题（1）,DSP和通用处理器在结构上有什么不同，请你画出你熟悉的DSP结构图 根据微处理器的应用

6、领域，微处理器大致可以分为三类：通用高性能微处理器（也称通用CPU）、嵌入式微处理器和数字信号处理器、微控制器（后两种也有统称嵌入式CPU）。 一般而言，通用处理器追求高性能，它们用于运行通用软件，配备完备、复杂的操作系统； 嵌入式微处理器强调处理特定应用问题的高性能，主要用于运行面向特定领域的专用程序，配备轻量级操作系统，主要用于蜂窝电话、CD播放机等消费类家电； 微控制器价位相对较低，在微处理器市场上需求量最大，主要用于汽车、空调、自动机械等领域的自控设备。 DSP和通用处理器在结构上的不同： 存储器结构：改进的哈佛结构；冯诺依曼结构 总线结构：多套总线；一套总线,第四题（2）,熟悉的DS

7、P结构图,第五题,说说定点DSP和浮点DSP的定义 按数据格式分可分为定点芯片和浮点芯片两种。 定点DSP芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。 浮点DSP芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。但它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。通常，浮点DSP芯片使用在对数据动态范围和精度要求较高的系统中。,第六题,用Q15

8、表示0.5和-0.5 0.5: 0100 0000 0000 0000 -0.5:1100 0000 0000 0000（是否正确?） 正确的话，那么 负的最大应该如何表示？ -0.25应该如何表示,补码表示 若定点小数补码形式为x0.x1x2xn,则补码表示的定义是 x 1x =0 x补= (mod2) 2+x=2-x 0 x -1,其它,如果模拟信号的带宽为 5khz,要用8K的采样率，怎么办？ (lucent) 两路？ 为什么说浮点DSP比定点DSP功耗大？ 浮点 DSP 的长指令字、宽的地址总线使得浮点DSP电路更复杂，芯片也更大，所以成本和功耗也就比较大 。 举例说明循环寻址的应用场

9、合？ 卷积、相关、滤波,第四讲 TMS320C54x概述,C54x DSP概述（1）,授课内容： 1. C54x的硬件结构 2. C54x的主要特性 3. C54x的引脚功能 4. C54x的内部总线结构,C54x的硬件结构（1）,C54x DSP硬件体系 C54x是为实现低功耗、高性能而专门设计的定点DSP芯片。TMS320C54x系列DSP芯片种类虽然很多，但体系结构却基本一致。 不同型号的芯片，其CPU结构与功能完全相同，型号之间的差异主要体现在片内的存储器容量、片内外设、 供电电压、速度以及封装上。,C54x的硬件结构（2）,C54x的基本结构分为 CPU 、存储器以及片内外设与专用硬

10、件电路三大类。 其内部结构由8条总线和10大部分组成，如下图所示 ，包括中央处理器、内部总线控制器、特殊功能寄存器、数据存储器RAM、程度存储器ROM、I/O口、串行口、并行HPI接口、定时器、中断系统。,C54x的硬件结构（3）,C54x的硬件结构（4）,C54x的硬件结构（5）,各部分的功能,1. 中央处理器CPU 采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。,2. 内部总线结构 由一组程序总线、三组数据总线和四组地址总线组成，可在一个指令周期内产生两个数据存储地址，实现流水线并行数据处理。,C54x的硬件结构（6）,各部分的功能,3.

11、特殊功能寄存器 共有26个特殊功能寄存器，位于具有特殊功能的 RAM区。主要用来对片内各功能模块进行管理、控制、监视。,4. 数据存储器RAM,片内数据存储器,双寻址数据寄存器DARAM,单寻址数据寄存器SARAM,DARAM：在一个指令周期内，可对其进行两次存取操作，即一次读出和一次写入；,SARAM：在一个指令周期内，只能进行一次存取操作。,C54x的硬件结构（7）,各部分的功能,5. 程序存储器ROM 可由ROM和RAM配置而成，即程序空间可以定义在ROM上，也可以定义在RAM中。 当需要高速运行的程序时，可将片外ROM中的程序调入到片内RAM中，以提高程序的运行速度，降低对外部ROM的

12、速度要求，增强系统的整体抗干扰性能。,C54x的硬件结构（8）,各部分的功能,XF：用来给外部设备发送信号。,C54x芯片还配有主机接口（HPI）、同步串行口和64K字I/O空间。,HPI和串行口可以通过设置，用作通用I/O。,64K字的I/O空间可通过外加缓冲器或锁存电路，配合外部I/O读写控制时序构成片外外设的控制电路。,6. I/O口,C54x的硬件结构（9）,各部分的功能,7.串行口,不同型号的C54x芯片，所配置的串行口功能不同。可分为4种：,单通道同步串行口SP 带缓冲器单通道同步串行口BSP 并行带缓冲器多通道同步串行口McBSP 时分多通道带缓冲器串行口TMD,C54x的硬件结

13、构（10）,各部分的功能,8.主机接口HPI,HPI是一个与主机通信的并行接口，主要用于DSP与其它总线或CPU进行通信。信息可通过C54x的片内存储器与主机进行数据交换。,不同型号的器件配置不同HPI口，可分为： 8位标准HPI接口 8位增强型HPI接口 16位增强型HPI接口,C54x的硬件结构（11）,各部分的功能,9.定时器,定时器是一个软件可编程的计数器，用来产生定时中断。 可通过设置特定的状态来控制定时器的停止、恢复、复位和禁止。,C54x的硬件结构（12）,各部分的功能,10.中断系统,C54x的中断系统具有硬件中断和软件中断。,硬件中断：由外围设备信号引起的中断。,分为： 片外

14、外设引起的硬件中断； 片内外设引起的硬件中断。,软件中断：由程序指令所引起的中断。,可屏蔽中断： SINT15SINT0。,非屏蔽中断：包括所有的软件中断和两个外部,中断管理优先级：1116个固定级。,C54x的主要特性（1）, 采用先进的多总线结构，通过1组程序总线、3组数据总线和4组地址总线来实现。,1CPU, 40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器。, 1717位并行乘法器，与40位专用加法器相连，可用于进行非流水线的单周期乘法-累加运算。,C54x的主要特性（2）,1CPU, 比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法

15、-比较-选择运算。, 指数编码器，是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。, 配有两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。,C54x的主要特性（3）,2存储器, 可访问的最大存储空间为192K16位，即64K字的程序存储器、64K字的数据存储器以及64K字的I/O空间。, 片内ROM，可配置为程序存储器和数据存储器。, 片内RAM有两种类型，即双寻址RAM（DARAM）和单寻址RAM（SARAM）。,C54x的主要特性（4）,3指令系统, 支持单指令重复和块指令重复操作 支持存储器块传送指令 支持32位长操作数指令

16、具有支持2操作数或3操作数的读指令 具有能并行存储和并行加载的算术指令 支持条件存储指令及中断快速返回指令,C54x的主要特性（5）,4在片外围电路, 具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器 支持全双工操作的串行口，可进行8位或16位串行通信,C54x的主要特性（6）,4在片外围电路, 带4位预定标器的16位可编程定时器 设有与主机通信的并行接口（HPI） 具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号 数据总线具有总线保持器特性,C54x的主要特性（7）,5电源, 具有多种节电模式。 可用IDLE1、I

17、DLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。 可在软件控制下，禁止CLKOUT输出信号。,6片内仿真接口, 具有符合IEEE1149.1标准的片内仿真接口。,C54x的主要特性（8）,7速度, 5.0V电压的器件，其速度可达到40MIPS，指令周期时间为25ns。 3.3V电压的器件，其速度可达到80MIPS，指令周期时间为12.5ns。 2.5V电压的器件，其速度可达到100MIPS，指令周期时间为10ns。 1.8V电压的器件，其速度可达到200MIPS，每个核的指令周期时间为10ns。,C54x的引脚功能（1）,C54x芯片采用CMOS制造工艺，整个系列的型号基本上都

18、采用塑料或陶瓷四方扁平封装形式（TQFP）。 不同的器件型号其引脚的个数有所不同。下面以TMS320VC5402芯片为例，介绍C54x引脚的名称及功能。,四方扁平封装(TQFP),C54x的引脚功能（2）,C5402共有144个引脚，引脚分布如图,C54x的引脚功能（3）,型号不同的C54X，其引脚个数不同, 以C5402为例，共有144个引脚，按功能可分为七类，即：电源及时钟引脚、控制引脚、地址引脚、数据引脚、外部中断引脚、通讯端口引脚、通用I/O引脚。,C54x的引脚功能（4）,1).电源及时钟引脚 电源引脚：提供CPU核和外设上的不同电压 时钟引脚：外接晶振，提供时钟信号 2).控制引脚：提供读写、中断、片选等信号 3).地址引脚：用以寻址外部程序空间、外部数据空间和片外I/O口 4).数据引脚：并行传送16位数据 5).外部中断引脚：1个不可屏蔽和4个可屏蔽的外部中断输入 6).通讯端口引脚