时序逻辑电路

1、1,电子技术,数字电路部分,第五章 时序逻辑电路,2,第五章 时序逻辑电路,5.1 概述,5.2 寄存器,5.4 计数器的设计,5.5 计数器的应用举例,5.3 计数器的分析,3,时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,5.1 概述,4,时序电路逻辑功能的表示方法,1.用三个方程序(一组)来描述: 输出方程:Z(t)=FX(t)Y(t) 激励方程:W(t)=GX(t)Y(t)驱动方程 状态方程:Y(t)=HX(t)Y(t) 2.用一表两图来描述

2、状态转换表 状态转换图 时序波形图,5,时序逻辑电路的分析步骤,1.根据给定的时序逻辑电路,写出存储电路的驱动方程,也就是存储电路的输入信号的逻辑函数表达式; 2.写出状态方程.如果存储电路是由触发器构成,则可以根据状态方程和驱动方程,写出各个触发器的状态转移方程 3. 写出输出函数表达式 4.由状态转移方程和输出函数表达式,列出状态转移表, 或画出状态转移图 .画出工作波形态(时序图).,6,例如(见书6-1):分析如图所示的同步时序逻辑电路,解: 驱动方程(激励函数): 状态方程: 得到各级触发器的状态转移方程: 输出方程为: 状态转移表: 状态转移图: 画工作波形(时序图),7,寄存器是

3、计算机的主要部件之一，它用来暂时存放数据或指令。,5.2 寄存器,数码寄存器是能够存放二进制数码的电路。由于触发器具有记忆的功能,因而可以作为数码寄存器电路.,Q,Q,D,D1,存数指令,一位数寄存器单元,8,5.2.1 数码寄存器,四位数码寄存器,9,A0-A3：待存数据,Q0-Q3：输出数据,10,5.2.2 移位寄存器,移位寄存器:具有移位功能的寄存器.所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,11,根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输

4、出、并行输入串行输出和并行输入并行输出四种电路结构：,串入串出,串入并出,并入串出,并入并出,移位寄存器分类,12,移位寄存器,左移移位寄存器,Vi,13,四位并入 - 串出的左移寄存器,设A3A2A1A0 1011，在存数脉冲作用下，并行输入数据，使 Q3Q2Q1Q0 1011 。,下面将重点讨论 黄颜色的 那部分电路的工作原理。,14,D0 0,D1 Q0,D2 Q1,D3 Q2,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,并入初态 Q3Q2Q

5、1Q0 1011,左移过程,15,用波形图表示如下：,并入初态Q3Q2Q1Q0 1011,16,四位串入 - 串出的左移寄存器：,“L”即需左移的输入数据.,数据由Q3 串行输出,17,四位串入 - 串出的右移寄存器：,“R”即需右移的输入数据,数据由Q0 串行输出,18,构成原理：既能左移又能右移。,给移位寄存器设置一个控制端如S，令M0 时左移；M1时右移即可。,集成组件74LS194就是这样的多功能移位寄存器。,双向移位寄存器,19,右移串行输入,左移串行输入,并行输入,工作方式 控制,20,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向右移动),左

6、移(从QD向左移动),并入,21,5.2.3 寄存器应用举例,例：数据传送方式变换电路,1.实现方法:,(1) 因为有7位并行输入，故需使用两片74LS194；,(2) 用最高位QD2作为它的串行输出端。,22,2.具体电路:,23,3.工作效果:,提醒：在电路中，“右移输入”端接 5V。,24,用来计算输入脉冲数目的时序电路,6.3 计数器的分析,1. 计数器的功能,记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。,25,2. 计数器的分类,按输入脉冲引入方式:同步计数器和异步 计数器。,按计数的增减分:加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数循环规律(

7、或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,计数器的分析,26,5.3.2 异步计数器的分析,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,27,异步计数器的分析,步骤: 时钟方程 激励方程 状态方程 输出方程 状态转移表 状态转移图 时序波形图,28,异步计数器的分析,与同步时序电路的不同点 必须写出每个触发器的时钟方程 触发器状态改变与否要看该触发器的CP脉冲到来没有.,29,时钟方程:CP0=CP CP1=Q0 CP2=

8、Q1,例1. 三位二进制异步加法计数器。,30,激励方程:D0=Q0 D1=Q1 D2=Q2 状态方程:Qn+1=D Q0n+1 =Q0 Q1n+1 =Q1 Q2n+1 =Q2,31,状态转移表:,0 0 0 0 0 1 0 0 1,Q2 Q1 Q0 CP2 CP1 CP0 Q2 Q1 Q0,0 0 1 0 1 1 0 1 0,0 1 0 0 0 1 0 1 1,0 1 1 1 1 1 1 0 0,1 0 0 0 0 1 1 0 1,1 0 1 0 1 1 1 1 0,1 1 0 0 0 1 1 1 1,1 1 1 1 1 1 0 0 0,32,结论： 1. 各触发器间时钟不一致，所以称异步计

9、数器； 2. Q2Q1Q0各位间为二进制关系； 3. 计数从000开始到111结束，然后循环，所以称加法计数（或上叫上行计数）,33,思考题：,试画出三位二进制异步减法计数器的电路图，并分析其工作过程。,优点：电路简单、可靠,缺点：速度慢,异步计数器的优缺点：,34,5.3.3 同步计数器的分析,分析思路: 从电路图出发写出三个方程列出一表两图分析逻辑功能.,35,同步计数器的分析,分析的个体步骤: 根据已知的电路图,首先写出每个触发器的激励方程,电路的输出方程. 把激励方程代入到每个触发器的特征方程中,求得状态转移方程. 根据激励方程或者状态方程及输出方程,列出其状态转移表,画出状态转换图及

10、时序波形图. 根据一表两图,分析其逻辑功能.,36,5.3.3 同步计数器的分析,例2. 三位二进制同步加法计数器,37,分析步骤:,1. 激励方程(驱动方程)：,J2 = K2 = Q1 Q0,J1 = K1 = Q0,J0 = K0 = 1,Q0： 来一个CP，翻转一次；,Q1：当Q01时，可随CP翻转；,Q2：只有当Q1Q011时，才能随CP翻转。,38,同步计数器的分析,2,由JK触发器的状态方程: Qn+1=JQn+KQn 得出状态转移方程.(板书),39,2. 列写状态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0

11、1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,40,3. 用波形图显示状态转换关系,注意：各触发器均在CP的下降沿翻转。,41,思考题：,根据以上分析思路，试设计一个四位二进制同步加法计数器电路，并检验其正确性。,42,5.3.4 任意进制计数器的分析,1. 写出时钟的逻辑表达式：,CP0=CP,CP1=Q0,C

12、P2=CP,43,J2 = Q1 Q0 ， K2 1,J1 = K1 1,2. 写出激励方程：,44,3. 写出状态转移方程：,Qn+1=JQn+KQn,Q0n+1= Q2 Q0,Q1n+1= Q1,Q2n+1=Q1Q0Q2,J2 = Q1 Q0 ， K2 1,J1 = K1 1,45,4. 列写状态转换表，分析其状态转换过程：,1 0 0 0 0 1 1 1 1 1 0 0 1,2 0 0 1 0 1 1 1 1 1 0 1 0,3 0 1 0 0 1 1 1 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 1 1 1 0 1 0 0 0,46,结

13、论： （1）电路计数循环由000到100，所为五进 制加法计数器。 （2）各触发器间CP不一致，所以为异步计 数。,3. 还可以用波形图显示状态转换表( 略 ),47,另有三种状态111、110、101不在计数循环内，如果这些状态经若干个时钟脉冲后，能够进入计数循环，称为能够自行启动。,4. 检验其能否自动启动 ？,1 1 1 1 1 1 1 0 1 0 0 0,1 1 0 0 1 1 1 0 1 0 1 0,1 0 1 0 1 1 1 0 1 0 1 0,结论： 经检验，可以自动启动。,48,5. 状态转换图,49,计数器的设计方法很多，可分为两类：,5.4 计数器的设计,一是根据要求用触发

14、器( Flop-Flip)构成,二就是利用具有特定功能的中规模集成组件适当连接而成。,50,5.4.1 利用触发器设计同步计数电路,根据设计的要求,画出原始的状态转移图,并列出状态转移表. 进行状态化简及状态的合并(有些状态之间有一定的内在联系,通过合并达到化简的目的). 确定触发器的数目.,方法及步骤:,51,设计同步计数电路,确定触发器的类型. 求各级触发器的激励方程,状态方程,输出方程. 根据激励方程或状态方程来检查该电路是否具有自启动特性,若不具有,则必须对电路进行改进. 画出设计后的电路图.,52,举例说明其设计步骤：,数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运

15、行时要求三个绕组循环通电，其顺序为：,试设计一个电路实现之。,A AB B BC C CA A,53,设计步骤如下：,(1) 根据任务要求，确定计数器的模数和所需的触发器个数。,这个任务所需计数器的模数为 6 （A、AB、B、BC、C、CA），触发器的个数为 3 。,(2) 确定触发器的类型。,最常用的触发器有 D触发器和JK触发器，本任务中选用JK触发器。,54,以QCQBQA 为序排列：,(3) 列写状态转换表或转换图。,用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。,55,(4) 根据所选触发器的激励表，确定各个触发器在状态

16、转换时对控制端的电平要求。,0 0 0 0,0 0 1 1,0 1 0 0,0 1 1 0,1 0 0 1,1 0 1 1,1 1 0 1,1 1 1 0,0 0 0 X,0 1 1 X,1 0 X 1,1 1 X 0,注意：“X”即可“0”可“1”。,56,步进电动机绕组通电激励表,57,(5) 写出各个控制端的逻辑表达式：,(6) 画出计数器的逻辑电路图。,58,(7) 检验该计数电路能否自动启动。,本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两 个未利用，因此需要检验一下，若不能自行启动，电路要进行修改。 （检验过程请自行分析）,59,5.4.2 利用集成组件设计计数电

17、路,1. 二 - 五 - 十进制计数器 74LS90,74LS90 内部含有两个独立的 计数电路：一个是模 2 计数器(CPA为其时钟，QA为其输出端)，另一个是模 5 计数器(CPB为其时钟，QDQCQB为其输出端)。,外部时钟CP是先送到CPA还 是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。,(1) 74LS90的介绍,60,74LS 90原理电路图,61,74LS 90管脚分布图,62,74LS 90功能表,63,74LS 90功能表,归纳：,1. 74LS 90在“计数状态”或“清零状态”时，均要求R 9(1)和R 9(2)中至少一个必须为“0”。,2. 只有在R

18、0(1)和R 0(2)同时为 “1”时，才能进入“清零状态”。,64,连接方法1,结论：上述连接方式形成 8421 码。,65,连接方法2,结论：上述连接方式形成 5421 码。,66,例1. 按8421码构成 六进制计数器。,0 0 0 0,CP,0 1 1 0,(2) 74LS90的应用,说明：0110状态非常短暂，不能算在计数循环中。,67,讨论： 下述接法行不行 ? 错在何处 ?,警示：切切不可将输出端相互短路 ！,68,这样接是正确的,69,例2. 用两片74LS 90按8421码构成 36 进制计数器。,分析：1. 如何解决片间 进位问题 ？,从右面的状态转换表 中可以看到：每片7

19、490最多可计10个数。构成36进制需两片7490，其中个位片的 QD可以给十位片提供计数脉冲信号。,70,分析：2. 如何满足“ 36 进制 ”的要求？,3 6,0 0,( 0011 0110 ),71,用两片74LS 90按8421码构成的 36 进制计数器。,72,例3. 用74LS 90 按5421 码构成六进制计数器。,至此结束,在此状态下清零,异步清零，此状态出现时间极短，不能计入计数循环。,73,承接前页的分析结果：,在QAQDQCQB 1001 时清零。,74,8421码制下：,在QDQCQBQA 0110 时清零,同为六进制计数器，两种码制不同接法的比较：,5421码制下：,在QAQDQCQB 1001 时清零,75,2. 四位同步二进制计数器 74LS163,前面所讲述的74LS 90其清零方式通常称为“ 异步清零 ”，即只要 Q 0(1) = Q 0(2) = 1，不管有无时钟信号，输出端立即为 0；而且它的计数方式是异步的，即CP不是同时送 到每个触发器。,而下面将要讲述的74LS163，不但 计数方式是同步的，而且它的清零方式 也是同步的：即使清零控制端CLR0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才