数字逻辑设计及应用教学课件：8-4 时序电路的设计同步设计

1、8.6迭代与时序电路,串行比较器（P547）、串行加法器（P548）,空间与时间的折衷,同步设计中的其他问题,8.7 同步系统结构和设计方法,8.8 同步设计中的障碍 竞争和冒险可以不考虑（P548） 时钟偏移（P553） 选通时钟：设计合理的时钟使能端（P557） 异步输入：利用好的同步器协调异步输入,同步系统 分解 模块结构,数据单元 + 控制单元,data unit,control unit,寄存器、计数器、存储器,产生控制信号（状态机）,（P558图8-94 、P561图8-96 、P565）,同步系统结构,命令,数据输入,数据输出,控制单元 control unit （状态机）,时钟

2、,条件,时钟,控制单元激励输入 数据单元结果输入,时钟偏移,同一个时钟信号在不同的时刻到达不同的器件 一个时钟信号的扇出系数不足以驱动所有输入端，有必要提供多个完全相同的时钟（P554图8-86） 使多个时钟信号的输出负载基本平衡 注意时钟信号的通路（P555 图8-87） 将CLOCK信号线布置为树形结构（图8-88）,时序逻辑部分小结,第7章 时序逻辑设计原理 第8章 时序逻辑设计实践,第7章 基本原理,基本时序元件 锁存器 和 触发器 时钟同步状态机 结构、类型 时钟同步状态机的分析（方法、步骤） 时钟同步状态机的设计,S-R型、D型、J-K型、 T型 电路结构、工作原理、功能表、特征方

3、程、时序特性 不同触发器之间的相互转换,第8章 设计实践,小规模集成（SSI）芯片 锁存器和触发器（开关消抖、总线保持） 中规模集成（MSI）芯片 多位锁存器和寄存器 计数器、移位寄存器 同步系统设计的其它问题 迭代、同步系统结构、时序 时钟偏移、选通时钟、异步输入,计数器,行波计数器、同步二进制加法计数器的结构 计数器的应用 实现任意模m计数器（分频器） 用作序列信号发生器 获得m中取1码,移位寄存器,移位寄存器的结构（串入、并入、串出、并出） 移位寄存器的应用 实现串/并转换 用作序列信号检测器 用作序列信号发生器 移位寄存器型计数器 环型计数器（m中取1码） 扭环计数器 线性反馈移位寄存

4、器（LFSR）计数器,第8章教学大纲要求,掌握：利用基本的逻辑门、时序元件作为设计的基本元素完成规定的钟控同步状态机电路的设计任务：计数器、位移寄存器、序列检测电路和序列发生器的设计；掌握：利用基本的逻辑门和已有的中规模集成电路（MSI）时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。 理解：开关消抖(Switch Debouncing)电路、总线保持电路（Bus Holder Circuit）原理；寄存器（register）和锁存器（latch）的区别；计数器的分类；移位寄存器型计数器（Shift-Register Counters）：环形计数器（Ring Counter

5、）和扭环计数器（Twisted-Ring Counters）的电路结构工作原理及应用；修改成自启动的方法；线性反馈移位寄存器(LFSR)计数器的特点、设计方法及应用；串/并转换（Serial-to-Parallel Conversion）原理；迭代与时序电路（Iterative versus Sequential Circuits)； 了解：时序电路文档标准(Sequential-Circuit Documentation Standards)；时序电路设计中的其他问题：大型时序电路的结构划分，时钟偏移（Clock Skew)，异步输入处理等。 了解：数字逻辑电路(组合电路和时序逻辑电路)设计的描述说