电子技术课程设计 数字钟设计

1、课程设计任务书 20092010 学年第二学期 专业： 电子信息工程 学号： 姓名： 课程设计名称： 电子技术课程设计 设计题目： 数字钟设计 完成期限：自 2012 年 5 月 28 日至 2012 年 6 月 15 日共 2 周 设计依据、要求及主要内容： 一、课题意义 本课题利用电子技术知识设计出一个数字时钟，数字钟是一个将“ 时”、 “分”、“秒”显示于人的视觉器官的计时装置。电路系统由秒信号发生器、 “时、分、秒”计数器、译码器及显示器等电路组成。通过本课题练习，学生 对综合知识应用能力、设计能力将有较大提高，对今后从事电子产品的研制、 生产、经营维修等打下基础。 二、课题实现方法

2、本课题利用电子技术设计一个多功能数字钟，可以先查阅相关资料（网上 查找或参考相关书籍手册） ，明确课题的方向和目的，然后学习完成课题所需的 理论知识，了解多功能数字钟的工作原理；在理解的基础上确定设计电路方案， 设计电路，画出原理图及 PCB 印制版图，最后提交课程设计说明书一份。 三、设计内容 1设计指标时间以 24 小时为一个周期；显示时、分、秒；有校时功能， 可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功 能，当时间到达整点前 5 秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶 体振荡器提供表针时间基准信号。 2设计要求画出电路原理图（或仿真电路图）；元器件及参数选

3、择；电路 仿真与调试；PCB 文件生成与打印输出。 3制作要求自行装配和调试，并能发现问题和解决问题。 4编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心 得体会。 四、设计要求 1、设计秒信号发生电路； 2、设计二十四进制、六十进制计数电路； 3、设计显示电路； 4、设计报时电路； 五、参考文献 1 贾秀美.数字电路实践技术（第一版）.中国科学技术出版社，2000. 2 王毓银.脉冲与数字电路（第三版）.高等教育出版社，1999. 3 路勇.电子电路实践及仿真（第一版）.清华大学出版社，2004. 4 岳怡.数字电路与数字电子技术（第一版）.西北工业大学出版社， 2001. 5

4、 刘常澍.数字逻辑电路（第一版）.国防工业出版社，2002. 6 萧宝瑾.protel 99 SE 操作指导与电路设计实例（第一版）.太原理工大 学，2004. 7 赵学良，张国华.电源电路M.北京:电子工业出版社,1995. 8 张义申，陆坤等.电子设计技术M.西安:电子科技大学出版.1996. 指导教师（签字）： 教研室主任（签字）： 批准日期： 年 月 日 数字钟电路 摘 要 数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出 此时的时间，相比模拟钟更能使人一目了然，同时显示时、分、秒。而且能对 时、分、秒准确校时，亦能准确定时，在所规定的时间里准确无误的发出报时 声音。 数

5、字钟是由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间 标准信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号， 需一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据 60 秒为 1 分，24 小时为 1 天的进 制，分别设定“时” 、 “分” 、 “秒”的计数器，分别为 60 进制，60 进制,24 进制 计数器，并输出一分，一小时，一天的进位信号。 译码显示：将“时” “分” “秒”显示出来。将计数器输入状态，输入到译 码器，产生驱动数码显示器信

6、号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电 路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能， 当时间到达整点前 5 秒开始，蜂鸣器不停地响 5 秒钟。 为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现 数字钟电能的输入，使得可以方便地直接插入 220V 的交流电就可以正常地使 用了。 关键词： 数字钟，振荡，计数，校正，报时 目录目录 1 绪论.1 1.1 课题描述 .1 1.2 电路设计要求 .1 1.3 基本工作原理及框图 .2 2 单元电路的设计 .3 2.1 秒脉冲产生电路 .3 2.1.1 1

7、KHz 振荡器.3 2.1.2 分频器 .3 2.1.3 1Hz 振荡器.4 2.1.4 石英晶体振荡器 .4 2.2 计数器 .5 2.2.1 二十四进制计数器.5 2.2.2 六十进制计数器 .5 2.2.3 组成的数字钟.6 2.3 校准电路 .6 2.4 报时电路 .7 3 总电路图设计.7 3.1 总电路图 .7 3.2 所用元件列表 .8 总 结.9 致 谢.10 参考文献.11 1 绪论 1.1 课题描述 中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间 （纪元前 104-101 年）由落下闳创造了我国最早的表示天体运行的仪器浑 天仪。东汉时期（公元 130 年）张

8、衡创造了水运浑天仪，为世界上最早的以水 为动力的观测天象的机械计时器，是世界机械天文钟的先驱。 随着科学的进步，大量精密的电子元件不断涌现，石英钟表也出现了，而 且它小巧精致，既是实用品，也是装饰品。它为人们的生活提供方便，更为人 们的生活增添了新的色彩。 在现行情况下根据简单实用强的、走时准确进行设 计。而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走时更精 确、调整更方便。钟是一种计时的器具，它的出现开拓了时间计量的新里程。 现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在 中国钟表发展史上，国产机芯研制的失败已经成为过去， “组装业”作为新兴钟表 工业的起步阶段

9、也已成为过去。一支新的充满智慧的钟表精英在成长。 在科技高速发展的今天，数字钟已被广泛用于个人家庭,车站, 码头、办公 室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英 晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给 人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸 如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路 灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这 些，都是以钟表数字化为基础的1。因此，研究数字钟及扩大其应用，有着非 常现实的意义。本课题设计的内容就是设计一个数字钟，使

10、我们在学完了数 字电子技术课程的基本理论和基本知识后，能够综合运用所学理论知识、拓 宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师 的基本技能，提高分析问题和解决问题的能力。 1.2 电路设计要求 1、设计秒信号发生电路； 2、设计二十四进制、六十进制计数电路； 3、设计显示电路； 4、设计报时电路； 5、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 6、计时过程具有鸣报功能，当时间达到整点前 5 秒进行蜂鸣报时； 7、为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号； 8、画出电路图； 9、进行电路仿真与测试。 1.3 基本工作原理及框图 数

11、字电子钟主要分为数码显示器，60 进制和 24 进制计数器，频率振荡器 和校时报时这几个部分。数字电子钟要完成显示需要 6 个数码管，八段的数码 管需要译码器械才能显示，然后要实现时.分.秒的计时器需要 60 进制计数器和 24 进制计数器，在仿真软件中发生函数信号可以用函数器仿真，频率可以随意 调整。60 进制可能由 10 进制和 6 进制的计数器串联而成，而小时的 24 进制可 以采用 74LS160 计数端触发实现2。频率振荡器可以由晶体振荡器分频来提供， 也可以由 55 定时器产生脉冲并分频为 1Hz。主题思想如图 1 所示： 图 1 基本框图 2 单元电路的设计 2.1 秒脉冲产生电

12、路 2.1.1 1KHz 振荡器 振荡器由 555 定时器组成。图 2 中是由 555 定时器构成的 1KHz 的自激振 荡器，其原理是：0.7（2R3+R4+R5）C4=1ms f=1/t=1KHz。如图 2 所示。 图 2 1KHz 振荡器 2.1.2 分频器 如图 3 所示电路，是三个用十进制计数器 74LS90 串联而成的分频器，分 频原理是在 74LS90 的输出端子中，从低位输入 10 个脉冲才从高位输出 1 个脉 冲，这样一片 74LS90 就可以起分频作用，三个 74LS90 串联就构成了千分频电 路，输出的便是 1Hz 的信号，从而可以实现秒脉冲的产生3。 图 3 74LS9

13、0 组成的千分器 2.1.3 1Hz 振荡器 直接用 NE555 产生 1Hz 的秒脉冲，由计算公式可知如 R1=15k,R2=68k,c=10uF,就可以产生秒脉冲，电路如图 4 所示。 图 4 NE555 产生 1Hz 的秒脉冲 利用 NE555 多谐振荡器，优点：555 内部的比较其灵敏度比较高，而且采 用差分电路形式，它的振荡频率受电源电压和温度影响很小。缺点：要精确输 出 1Hz 脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲不够准确也不 够稳定4。 但是在仿真时，1Hz 的频率太慢了，在实际中得到的时间不是 1s 计数一次， 所以在仿真使用函数发生器代替，所以在数字电子钟电路图

14、中没有振荡器。 2.1.4 石英晶体振荡器 可以利用石英晶体产生 32768Hz 的频率，然后经过 CD4060 的十四分频， 再用 74LS74 二分频就可以产生 1Hz 的脉冲。如图 5 所示。 图 5 石英晶体振荡电路 2.2 计数器 秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位， “分” 个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字 显示时.分.秒的要求。 “秒”和“分计数器应为六十进制，二“时”计数器应为二十四 进制。采用 10 进制计数器 74LS160 来实现时间计数单元的计数功能5。 2.2.1 二十四进制计数器 时计数器电路由 U

15、3 和 U4 两部分组成。当时个位 U4 计数为 4，U3 计数为 2 时，两片 74LS160 复零，从而构成 24 进制计数。如图 6 所示。 图 6 时计数器电路 2.2.2 六十进制计数器 分秒计数电路由 U3 和 U4 两部分组成。当时十位 U4 计数器为 5，U3 计数 为 5，两片 74LS160，再加上一片 74LS13，从而构成 60 进制计数。如图 7 所示。 图 7 六十进制计数器 2.2.3 组成的数字钟 数字钟系统的组成利用上面的六十进制和二十四进制递增计数器子电路构 成的数字钟系统如图 8 所示 图 8 数字钟系统 2.3 校准电路 数字钟应具有分校正功能，一次，应

16、截断分个位和时个位的直接计数通 路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号 可直接取值信号发生器产生的信号，输出端则与分或时个位计时输入端相连6。 当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状 态；当开关打到另一端时，信号产生校正电路处于校时状态。如图 9 所示。 图 9 校准电路 2.4 报时电路 电路应在整点前 5 秒开始报时，即在 59 分 55 秒到 59 分 59 秒期间时，报 时电路控制信号。 当时间子啊 59 分 55 秒到 59 分 59 秒期间时，分十位.分个位和秒十位保 持不变，分别为 5 9 和 5，因此可将计数器十位的

17、Qc 和 Qa，个位的 Qd 和Qa 及秒计数器十位的 Qc 和 Qa 相与，从而产生报时控制信号7。电路如图 10 所 示： 图 10 报时电路 3 总电路图设计 3.1 总电路图 总电路图如图 11 所示： 图 11 总电路图 3.2 所用元件列表 显示管 6 个，74LS160 两块，74160 四块，7413 两块，7412 一个，7404 两 块，石英振荡器一块，4060 一块，74LS74 一块，NC7S08 六块，NC7S32 一块， 蜂鸣器一个，导线若干。 总 结 经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加 深了印象，同时也学会了一种学习的态度。 理论要联

18、系实践，当然实践也离不开理论，由于对课本的内容还不是很熟 悉，所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑 电路、组合逻辑电路等，然后就是到图书馆查找相应的资料，抱着好几本书就 在那里认真地查，查的过程中也看到了很多关于 CMOS 芯片的应用实例。 理论上的知识搞定了，接下来就是开始设计了。multisim 仿真，给我的印 象是简洁实用，很多电路都能在上面先进行仿真，不过我这个题目的核心芯片 在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不 成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电 路进行分模块调试，把每一部分都仔细检查了一遍

19、，最终发现了与仿真的不同， 接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之 处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另 外一种接法。 这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要， 然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际 解决问题的能力。 一种学习态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅 是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比 如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力 的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完 成，因此我们也藉此学会了一种独立思考的学习态度。 参与就肯定有收获。在这几天的课程设计过程中，我也收获了许多，我仍 然记得将课程设计做出来的时候，那种喜悦的心情，是难以形容的。 这次设计 提高了我理论和实践相结合的能力，增加了把理论用于