EDA技术第2章-1

1、第2章 可编程逻辑器件与数字系统的设计,第2章 可编程逻辑器件与数字系统的设计,2.1 可编程逻辑器件概述 2.2 Altera系列可编程逻辑器件 2.3 Altera低成本FPGACyclone系列 2.4 基于FPGA/CPLD的数字系统设计基础,2.1 可编程逻辑器件概述,是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。,可编程逻辑器件 （Programmable Logic Device ,PLD）,2.1 可编程逻辑器件概述,2.1 可编程逻辑器件概述,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程 （1）早期

2、可编程逻辑器件 （2）PLD阶段 （3）大规模可编程逻辑器件阶段 2. PLD的编程技术 （1）ROM编程技术 （2）SRAM编程技术,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,（1） 早期可编程逻辑器件: 可编程只读存贮器(PROM) 紫外线可擦除只读存贮器(EPROM) 电可擦除只读存贮器(EEPROM) 特点：只能完成简单的数字逻辑功能。,典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与-或”表达式来描述，所以PLD能以乘积和的形式完成大量的组合逻辑功能(但规模较小)。这一阶段的产品主要有PLA(可编程逻辑阵列)、PAL

3、(可编程阵列逻辑)和GAL(通用阵列逻辑)。 特点：由于其结构过于简单，所以只适用于实现较小规模的电路。,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。,（2）PLD阶段-可编程逻辑器件的基本结构,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,由多个多输入与门组成，用以产生输入变量的各乘积项。,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,由多个多输入或门

4、组成，用以产生或项，即将输入的某些乘积项相加。,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。,PLD 的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,（3）大规模可编程逻辑器件阶段 20世纪80年代中期，Altera推出了类似于PAL结构的扩展型复杂可编程逻辑器件（CPLD，Complex Programmable Logic Devi

5、ce) Xilinx推出了与标准门阵列类似的现场可编程门阵列（FPGA，Field Programmable Gate Array)。,2.1.1 可编程逻辑器件的发展与应用 1可编程逻辑器件（PLD）的发展历程,从电路设计者来说，可将设计好的电路“写入”芯片(PLD母片），使之成为专用集成电路；有些PLD可以多次“编程（逻辑重构）”，这就特别适合新产品试制或小批量生产。PLD的编程技术有下列几种工艺。,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术,如何编程呢？,可编程逻辑器件按其编程机理可分为掩模编程和现场编程。掩模编程是由半导体生产厂家在产品成熟且大批量生产时才采用。在科

6、研或产品试制阶段采用后者。现场编程又可分为ROM和RAM方式。 （1）ROM编程特点： PLD母片被写入后，工作于只读方式，如不擦除重写，片中的信息将始终保留（通常10年以上）。视编程工艺不同，介绍如下几种方式。,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术,熔丝(Fuse)和反熔丝(Anti-fuse)编程技术 熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。 反熔丝编程技术也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编

7、程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（1）ROM编程,熔 丝 结 构,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（1）ROM编程,反熔丝结构,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（1）ROM编程,浮栅型电可写紫外线擦除编程技术 这类PLD器件，未编程时，各编程连接点皆处于连通状态，编程就是将不需要连接的地方断开。 EPROM中的E是可擦除（Erasable）的意思，擦除

8、的方法是将芯片在一定强光的紫外线照射下照1520min，达到擦除的目的。可重复擦除上万次。,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（1）ROM编程,浮栅型紫外线擦除熔丝结构,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（1）ROM编程,当浮栅中没有注入电子时，浮栅管导通；当浮栅中注入电子后，浮栅管截止。浮栅管的浮栅在原始状态没有电子，如果把源极和衬底接地，且在源-漏极间加电压脉冲（编程脉冲）产生足够强的电场，使电子加速跃入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，浮栅上的电子可以长期保留。,浮栅型电可写电擦除编程技（E2PROM） 编程和擦除都是

9、通过在漏极和控制栅极上加入一定幅度和极性的电脉冲来实现，可由用户在“现场”用编程器来完成。,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（1）ROM编程,SRAM编程技术。SRAM编程技术在FPGA器件中采用的主要编程工艺之一。通常用一个静态的RAM单元存储通断信号（0,1），再由（0,1电平）去控制通路晶体管或传输门的导通与截止，以实现对电连接关系的编程。采用这种技术的如Xilinx公司的XC2000，XC3000，XC4000，XC5000；Altera公司的FLEX8000，FLEXl0K、ACEX1K等系列； SRAM型的FPGA是易失性的，断电后其内部编程数据（构

10、造代码）将丢失，需在外部配接ROM存放FPGA的编程数据。,2.1.1 可编程逻辑器件的发展与应用 2. PLD的编程技术-（2）SRAM编程技术,Take a break,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理,可编程逻辑器件所包含的门数大于PAL22V10所包含的门数，就被认为是复杂PLD，这里所谓的“门”是等效门（Equivalent Gate），每个门相当于4只晶体管。,讨论：复杂可编程逻辑器件的内部应该有什么？,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理,可编程I/O控制模块（IOC）,可编程内部连线（PIA）,可编程逻辑宏单元（LMC）,2.1.2 复杂可编

11、程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,可编程逻辑宏单元（Logic Macro Cell，LMC）内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,与或阵列结构图,CPLD中与、或门的表示方法,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,可编程逻辑宏单元（LMC）的特点： （1）乘积项共享 （2）多触发器结构 （3）异步时钟,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻

12、辑阵列宏单元（LMC）,（1）乘积项共享结构 在CPLD的宏单元中，如果输出表达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元（或其他单元）中的其他或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项给其他宏单元使用。 下图以MAX7000 为例说明宏单元结构,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,基于乘积项的PLD内部结构,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,宏单元结构,（2）

13、多触发器结构 早期可编程器件的每个输出宏单元（OLMC）只有一个触发器，而CPLD的宏单元内通常含两个或两个以上的触发器，其中只有一个触发器与输出端相连，其余触发器的输出不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，从而与其他触发器一起构成较复杂的时序电路。这些不与输出端相连的内部触发器就称为“隐埋”触发器。这种结构可以不增加引脚数目，而增加其内部资源。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,（3）异步时钟 早期可编程器件只能实现同步时序电路，在CPLD器件中各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以通过数据选择器或时钟网

14、络进行选择。此外，OLMC内触发器的异步清零和异步置位也可以用乘积项进行控制，因而使用更加灵活。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,LMC特点： 通过与、或阵列及乘积项扩展实现了多输入、多输出、功能强大的组合电路；再通过各类触发器、不同的时钟信号实现同步或异步的时序电路。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,内部信号到I/O引脚的接口部分。每个I/O引脚可单独配置为输入、输出、输入输出双向工作方式。 注：PLD内部只有少数几个专用输入端口，大部分为I/O端口。,2.1.2 复杂可编程逻辑器

15、件（CPLD）的基本原理 2可编程I/O单元（IOC）,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 2可编程I/O单元（IOC）,在逻辑宏单元之间相互沟通的互连结构通常称为总线。它们是一条条制作在芯片中各逻辑单元之间的金属连线，各单元的的输入输出端都挂在总线上，实现信息传输。 CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 3可编程内部连线（PIA）,2.1.3 现场可编程门阵列（FPGA）的基本原理,FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来

16、,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。 FPGA（Fild Programmable Gate Arrey ），与前面所介绍的阵列型PLD的基本结构相似，主要由逻辑块、输入/输出模块、可编程互连资源及SRAM结构的配置存储单元构成。,2.1.3 现场可编程门阵列（FPGA）的基本原理 FPGA的优势,FPGA最大的优势特点就是能够缩短开发所需时间。 换句话说，通过使用FPGA，设计人员可以有效地利用每一分钟进行开发。例如，在开发过程中使用

17、FPGA与否，可以导致开发时间上1/2 1/3的差别。这使得FPGA成为实现“少量多品种”以及“产品周期短”市场不可缺少的器件之一。,2.1.3 现场可编程门阵列（FPGA）的基本原理 FPGA的优势,迅速应用最新的协议与规格 可以在产品开发的任何阶段修改设计（甚至在最终阶段） 开发人员可以调用丰富的IP，集中精力在开发创新技术上 应用众多可靠的功能，从而缩短设计时间 降低功耗以及空间的占用量 通过使用各种自动化工具，使时序分析等复杂的设计验证更准确，更容易 通过广大的客户群，获取丰富的专业知识与技术支持,缩短开发周期（大幅缩短设计时间，更快地推出产品） 消除了器件停产所带来的风险 通过丰富的

18、IP与自动化工具，可以将开发资源集中在不同的产品线上 迅速应用最新的协议与规格 更有效率的工程师培训（由高端到低成本的FPGA器件都通过同一种开发工具实现完成，并提供实例教学讲座及演示等） 可以重新使用设计资源，降低开发成本并且提高设计质量,2.1.3 现场可编程门阵列（FPGA）的基本原理 FPGA的优势,降低开发成本 不需要NRE（Non-recurring Expense : 非经常性费用，开发初期所需费用） 避免因重新制作所造成的NRE负担 开发周期的短缩，从而降低劳动力成本 降低风险 不存在产品停产所带来的风险 众多可靠的功能 迅速使产品投入市场 针对竞争产品实施差别化战略 让“少量

19、多品种”式的开发更加有效率 现今FPGA已能满足大批量的生产,2.1.3 现场可编程门阵列（FPGA）的基本原理,2.1.3 现场可编程门阵列（FPGA）的基本原理,FPGA（Fild Programmable Gate Arrey ）构成,2.1.3 现场可编程门阵列（FPGA）的基本原理,2.1.3 现场可编程门阵列（FPGA）的基本原理,1.可编程逻辑块（CLB）,2.1.3 现场可编程门阵列（FPGA）的基本原理 1可编程逻辑块（CLB）,2.1.3 现场可编程门阵列（FPGA）的基本原理 1可编程逻辑块（CLB）,XC4000系列的CLB基本结构框图,2.输入输出模块（IOB）,2.

20、1.3 现场可编程门阵列（FPGA）的基本原理 2.输入输出模块（IOB）,2.输入输出模块（IOB）,2.1.3 现场可编程门阵列（FPGA）的基本原理 2.输入输出模块（IOB）,XC4000系列IOB基本结构框图,PIR由许多长度不等的金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。实现FPGA内部的CLB和CLB之间、CLB和IOB之间的连接。 XC4000系列采用分段互连资源结构，按相对长度可分为单长线、双长线和长线等三种(P19)。,2.1.3 现场可编程门阵列（FPGA）的基本原理 3可编程互连资源（PIR）,2.1.4 CPLD和FPGA的选用,2.1

21、.4 CPLD和FPGA的选用 1. CPLD和FPGA的区别,PLD : Programmable Logic Device（可编程逻辑器件） 可反复编程的逻辑器件 用户可自行设计与实现 可即时进行设计与产品规格上的变更 可以以标准零件的形式购买,2.1.4 CPLD和FPGA的选用 1. CPLD和FPGA的区别,逻辑单元CPLD中的逻辑单元是大单元，通常其变量数约2028个。FPGA逻辑单元是小单元，其输入变量数通常只有几个， 内部互连资源与连线结构FPGA单元小、互连关系复杂，所以使用的互连方式较多。CPLD不采用分段互连方式，它使用的是集总总线。,2.1.4 CPLD和FPGA的选用

22、 2.选用原则,编程工艺CPLD属于只读（ROM）型编程，可以反复编程，但它们一经编程，片内逻辑就被固定，如果数据改变就要进行重新擦写。FPGA芯片采用RAM型编程，功耗低，但掉电后信息不能保存，必须与存储器联用。每次上电时须先对芯片配置，然后方可使用。 规模逻辑电路在中小规模范围内，选用CPLD价格较便宜，能直接用于系统。对于大规模的逻辑设计，则多采用FPGA。. FPGA和CPLD封装形式的选择FPGA和CPLD器件的封装形式很多。同一型号的器件可以多种不同的封装。,2.1.4 CPLD和FPGA的选用 2.选用原则,2.1.5 在系统可编程（ISP）技术与ispLSI逻辑器件,在系统可编

23、程技术（In System Programmability，ISP）是指不需要使用编程器，只需要通过计算机接口和编程电缆，直接在用户自己设计的目标系统中或线路板上，为重新构造设计逻辑而对器件进行编程或反复编程的能力。 下面以Lattice公司的ispLSI器件为例说明其编程原理。,可编程技术使用户能够在无需从印制线路板上拆下器件的情况下，改变芯片的逻辑内容。这种技术能大大缩短电子系统设计周期，简化生产流程，降低生产成本，并可在现场对系统进行逻辑重构升级。 可编程技术的发展，使硬件随时能够改变组态，实现了硬件设计软件化，使硬件修改变得像软件修改一样方便，系统的可靠性也因此而提高，革命性地改变了电子系统设计的传统概念和方法。,2.1.5 在系统可编程（ISP）技术与ispLSI逻辑器件,常用：编程电缆,2.1.5 在系统可编程（ISP）技术与ispLSI逻辑器件,Altea 最新光缆可编程FPGA,还可以用什么类型电缆在系统编程,器件编程时需要五根信号线用来传递编程信息： 1）ispEN：编程使能信号。当=1时，器件为正常工作状态；当=0时，器件所有的I/0端被置成高阻状态，因而切断了芯片与外电路的联系。 2）SDO：为数据输出线。 3）SLCK：为串行时钟线。 4）SDI：向串行移位寄存器提供编程数据和其它命令。 5）MODE：为编