一任务1：普通8_3编码器1任务分析将输入的二值代码转换成对应的.ppt

1、一任务1：普通8_3编码器 1任务分析 将输入的二值代码转换成对应的高、低电平信号，称为译码。它是编码的反操作。 实现译码操作的电路称为译码器。译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,项目2 译码器,3_8译码器真值表：其中输入3位二进制代码，输出8个互斥的信号,2任务实施 使用VHDL并行语句，完成3_8译码器的文本编辑 ： library ieee; use ieee.std_logic_1164.

2、all; entity yima3_8 is port(a:in std_logic_vector(2 downto 0); y:out std_logic_vector(7 downto 0); end yima3_8; architecture behav of yima3_8 is begin,WITH a SELECT y = 00000001 when 000 , 00000010 when 001 , 00000100 when 010 , 00001000 when 011 , 00010000 when 100 , 00100000 when 101 , 01000000 wh

3、en 110 , 10000000 when 111 , 00000000 when others; end behav;,仿真测试,二任务2：七段数码显示译码器 1.任务分析 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 这种显示器可用多种发光器件构成。例如半导体发光二极管、液晶等。,以发光二极管的七段数码显示译码器为例进行说明。,七段数码显示译码器真值表,2任务实施,使用VHDL顺序语句，完成七段数码显示译码器的文本编辑： library ieee; use ieee.std_logic_1164.all; ent

4、ity yima is port(d0,d1,d2,d3:in std_logic;a,b,c,d,e,f,g:out std_logic); end yima; architecture behav of yima is signal m: std_logic_vector(3 downto 0); signal seg7:std_logic_vector(6 downto 0); begin m=d3,WITH m SELECT seg7=0111111 when 0000 , 0000110 when 0001 , 1011011 when 0010 , 1001111 when 0011 , 1100110 when 0100 , 1101101 when 0101 , 1111101 when 0110 , 0000111 when 0111 , 1111111 when 1000 , 1100111 when 1001 , 1110111 when 1010 ,1111100 when 1011 , 0111001 when 1100 , 1011110 when 1101 , 1111001 when 1110 , 1110001 when 1111 , 0000000 when others; g=seg7(6); f=seg