第七章 常用时序逻辑功能器件

1、第七章常用时序逻辑功能器件引言计数器：统计时钟脉冲的个数寄存器：存储或传输二进制数据或信息7.1计数器同步计数器计数脉冲触发方式异步计数器二进制计数器 非二进制计数器计数制方式加法计数器减法计数器可逆计数器计数过程中数值的增减分类7.1.1二进制计数器1.二进制异步计数器D1D0 Q0Q0D2Q1Q1Q2Q2CP计数1）二进制异步加计数器脉冲三位二进制异步加法计数器时序图1tpd10102tpd100010010001103tpd100000110TCPntpd2）二进制异步减计数器缺点：速度慢优点：电路简单、可靠异步计数器2.二进制同步计数器触发器同时翻转，没有延迟时间的积累。状态转移方程：

2、Q0 n+1 = (Q0 n )CP Q1n+1 = (Q0 n Q1n + Q0 nQ1n )CP Q2 n+1 = (Q0 nQ1n Q2 n + Q0 nQ1nQ2 n )CP Q3n+1 = (Q0 nQ1nQ2 n Q3n + Q0 nQ1nQ2 nQ3n )CP2.二进制同步计数器功能表同步4位二进制加法计数器状态图输出方程:Z=Q0Q1Q2Q32.二进制同步计数器同步二进制加法计数器同步二进制可逆计数器7.1.2非二进制计数器同步二进制减法计数器同步十进制计数器7.1.2非二进制计数器同步十进制计数器状态转移表激励方程： = Q3 nQ0 nJ =K =1，J1，00K1=Q0n

3、，J2=K2=Q1nQ0n， J3=Q2nQ1nQ0n，K3=Q0n状态转移方程：Q0 n+1= Q0 n CP Q1n+1n+1= (Q3 n Q0 n Q1n + Q0 n Q1n ) CP = (Qn Q n Q n+ Qn Q n Qn ) CP Q2102102Q3 n+1= (Q2 n Q1n Q0 n Q3 n + Q0 n Q3 n ) CP 同步十进制计数器时序图= Q3 nQ0 nJ =K =1，J1，00K1=Q0n，J2=K2=Q1nQ0n，J3=Q2nQ1nQ0n，K3=Q0n6个状态1010-1111：禁用状态；偏离状态。偏离状态转移表：状态转移图：有自启动能力作业

4、：6。2。87。1。47。1。6集成计数器7.1.3要求：. 掌握主要集成计数器的功能和使用. 掌握用集成计数器实现任意进制计数器的方法.更加熟练使用时序逻辑电路的分析工具：状态表 和状态转换图74161：4位二进制同步加计数器1. CP：脉冲输入端 (上升沿触发）2. QD、QC、QB、QA：计数输出3. RD：异步复位端（低电平有效）4. LD：同步置数端（低电平有效）5.DCBA:预置数输入端5. EP、ET：计数使能端（高电平有效）6. RCO：进位输出端（高电平有效）输入输出CPRDLDEPETDCBAQDQCQB QA*01 0111* 111* 0*1* D*01*A* D*00

5、00CBCBA*保持（RCO不变)保持（RCO=0） 十六进制加计数74LS161功能表74193：1. RD：异步清零（高电平有效）2. LD：异步置位（低电平有效）3. CPU：加计数脉冲（上升沿触发）4. CPD：减计数脉冲（上升沿触发）5. CO：加法计数进位（高电平有效）6. BO：减法计数器借位（高电平有效）异步复位异步预置74290：异步异步二进制计数器五进制计数器EWB仿真用74290构成cpEWB仿真CP脉冲引入方式型号计数模式清零模式预置数方式741614位二进制加法异步（低电平）同步（低电平）74191单时钟4位二无异步进制可逆74193双时钟4位二进制可逆异步异步（高电

6、平）同步74160十进制加法同步异步（低电平）74190单时钟10进制可逆无异步74293双时钟4位二进制加法异步无异步74290二五十进制加法异步异步 能够自启动! 是否具有具有自启动能力? （置数法） 具有自启动能力! 是否具有自启动能力?2）MN时：用多个M进制计数器例3:用74LS161组成60进制计数器60D=111100B59D=111011B&思考题:用作业：7。1。107。1。137。1。147。1。177。1。1874LS290组成24进制计数器7.2寄存器和移位寄存器7.2.1寄存器作用：存储代码或数据的逻辑部件。组成：n位寄存器用n个触发器组成。时钟脉冲CP ：存数指令或

7、存数命令。上升沿，触发器存入各自数据输入端D 的数据；低电平、高电平、下降沿，各触发器保持各自的数据不变。7.2.2移位寄存器：具有移位功能的寄存器。1.移位寄存器的工作原理所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和双向移位寄存器三种：(a)(b)(c)双向移 位 寄存器右移寄存器左移寄存器移位寄存器的工作原理1.串行通讯并入串出串入并出终端终端并行输出Q3n+1=D ，Q2= Q3，n+1n， Q0n+1=Q1n+1=Q2n串行输入Q1n。4位串入并出右移寄存器假设输入串行码为4位二进制数1101；输

8、入方式为低位在先，也就是按1，0，1，1的顺序依次输入。经过4个CP脉冲，各触发器的状态为Q3Q2Q1Q0=1101。时序图01110111011101112.双向移位寄存器3.集成移位寄存器74194控 制 信 号完成的功能S1S000保持01右移10左移11并行输入作业：7。2。17。2。2实训 5计 数 显 示 器1. 实训目的（1） 了解计数器的逻辑功能。（2）学会计数器的使用方法，掌握中规模集成计数器74LS161各管脚功能。（3） 熟悉计数器的一般应用。2. 实训设备、 器件实训设备：万用表、逻辑试电笔、示波器、直流稳压电源。实训器件：实验电路板、二进制计数器74LS161、字符译

9、码器74LS48、共阴极数码管、与非门74LS00各一块， 纽扣开关一个3.实训电路如图5.1所示。 电路中由两个与非门构成单脉冲发生器，计数器74LS161对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。314713g fa b74LS00P0Q0Aa4513121212114P1 P2 P3Q1 Q2 Q3 TCB C Db c d e f6&6111561095S34157LTBI/RBO RBI74LS48Vc dCEP CET CLK PEMRe d14102CC1g5&9132109V74LS00&CC74LS161V8CC图 5.1

10、计数及显示实训电路图74LS004.1）查集成电路手册，初步了解74LS161、74LS48和数码管的功能，确定74LS161、74LS48、74LS00的管脚排列， 了解各管脚的功能。2）按实训电路图在实验板上安装好实训电路，检查电路 连接，确认无误后再接电源。将74LS161的管脚1接一下地。3）利用开关分别将74LS00的4、2管脚轮流接地，当管脚集2每接地一次， 用逻辑试电笔（或示波器）测试74LS161的4输出端Q3Q0的电平，同时观察数码管显示的数字，并将结果填入表5.1中。5.1表2Q0Q1Q2Q3脚接地次数显示字型4）74LS161（1）异步置“0”功能。接好电源和地，将清除端

11、MR接低电平，无论其他各输入端的状态如何，测试计数器的输出端。如果操作无误Q3Q0均为0。（2）预置数功能。将 MR接高电平，PE接低电平，数据输入端P3P0置0011，在CLK的上升沿作用后，测试输出端Q3Q0的电平。如果操作无误，Q3Q0的数据为0011，说明P3P0的数据已预置到Q3Q0端。（3） 计数和进位功能。将 MR、 CET、 CEPP、E端均接高电平，CLK端输入单脉冲，记录输出端状态。如果操作正确，每输入一个CLK脉冲，计数器就进行一次加法计数。计数器输入16个脉冲时，输出端Q3Q0变为0000，此时进位输出端TC输出一个高电平脉冲。（4）保持功能。将 MR接高电平，CET和CEP和 PE中一个接低电平，其余输入端接任意电平，观察输出端的状态。如果操作无误，Q3Q0保持不变。5.（1）该实训电路的功能是对输入脉冲的个数(09)进行递增计数， 并通过译码显示电路将所计的脉冲数显示出来。（2）如果我们给步骤3）的测试结果赋值（高电平为1， 低电平为0），将得到9组相应的4位二进制代码(00001001 不难发现，利用开关S将74LS00的管脚2每接地一次，即对74LS161输入一个计数脉冲，74LS161的输出就递增1。这表明74LS161能记录输入脉冲个数， 故将其称为计数器。（3） 将计数器74LS161输出的二