热载流子效应对MOSFET可靠性的影响

1、热载流子效应对MOSFET可靠性的影响摘要：热载流子是器件可靠性研究的热点之一。特别对于亚微米器件，热载流子失效是器件失效的一个最主要方面。通过对这种失效机理及其失效模型的研究，为设计和工艺提供帮助，从而有效降低由热载流子引起的电路失效，提高电路可靠性。本文最后还介绍了典型的寿命预测模型，并对器件退化的表征技术进行了概述。关键词：可靠性； 热载流子效应； MOSFET； 寿命； 表征技术The effect of HCI on MOSFETs reliabilityAbstract：Hot-carrier is a hotspot in device reliability researchH

2、ot-carrier mostly induced device degradation especial for sub-micron process. It is very useful for design and process manufacture by the researching of failure mechanism and model. Finally, we introduce the typical life prediction models and the technologies for characterization of MOSFET degradati

3、on are summarized.Key words: Reliability; Hot carrier effect；MOSFET; Life; Characterization technology 1 引言随着VLSI集成度的提高，MOSFET的尺寸迅速减小，包括器件在水平和垂直方向上的参数(例如：沟道长度L、宽度W、栅氧厚度Tox、源漏结深Xj等)都按一定规律等比例缩小；但是在缩小器件尺寸的同时要保持大尺寸器件的电流-电压特性不变，所以即使按照等比例缩小规则对器件的结构进行优化，薄栅氧以及较短的沟道长度都会使沟道区纵向电场和横向电场增大，使得沟道区载流子在从源向漏移动的过程中获得足够

4、的动能，这些高能(热)载流子能克服Si_si0。界面势垒进入氧化层，造成Si-SiO2界面损伤或产生氧化物陷阱(如图1所示)，使MOSFET的阈值电压Vth、线性区跨导gm等参数发生漂移或退化，影响器件的可靠性，并最终引起电路失效，此即为热载流子效应【1】。图1 NMOS齐建忠热载流子效应示意图本文概述了热载流子效应引起的MOS器件退化的物理机制，对热载流子效应引起的退化、寿命预测模型，以及已报道的研究结果进行了评述。最后对热载流子退化特性的表征技术进行了总结2 热载流子效应导致MOSFET退化的物理机制及模型薄栅器件热载流子效应的研究结果表明，器件退化是由三种因素引起：1）氧化层中的电荷注入

5、与俘获【2】；2）电子核俘获空穴引起的界面态【3,4】；3）高能电子打断Si-H键引起的界面态【5】.深亚微米器件由于工作电压太低，不能产生明显的电荷俘获，由于栅氧化层太薄，俘获电荷已发生泄露，因此，电荷俘获可以忽略。与此类似，由于空穴注入可以忽略，由电子-空穴结合引起的界面态产生已变得不重要。由于高能电子所具有的能量不足以打断键能较高的Si-O和Si-Si键，一般认为，因有三种因素起主导作用。因此，有关界面态的产生机制有两种模型：氢氧释放模型【3】(Hydrogen-Release Model)和碰撞电离模型【5】(Impact Ionization Model)，目前，引用较多的时氢氧释放

6、模型。氢释放模型认为，SiO2界面附近的热电子把自身能量传递给Si，引起晶格振动，在Si表面就会释放一些类氢离子，这些粒子能够越过SiO2和Si的界面势垒，并产生陷阱、界面态和复合中心等类型的缺陷。此模型主要用于研究均匀应力下的旗舰退化。碰撞电力模型认为，能量大于3.2eV的高能电子打断Si-H键，产生了界面态。但此模型是在栅氧化层较厚、栅电场较大的情况下提出的，在薄栅情况下，他是否仍然使用吗，尚在研究中。3 热载流子效应下的MOSFET可靠性寿命预测模型热载流子效应研究的主要目的之一，是建立寿命的可靠性预测模型，而最差应力模型的确定是寿命预测模型研究的基础。3.1 最差应力模式的确定所谓最差

7、应力模式，就是期间在工作电压下退化最坏时所施加的应力模式。工作电压下的最差应力模式的确定，对于选择加速应力下的偏置条件是非常重要的。目前，对最差应力模式的确定由三种看法：Ib,peak为最大应力模式【6】；Vg=Vd为最大应力模式【7】；Vg=Vd和Ib,peak在同种寿命预测模型下退化的比较。由于其表征旗舰退化的参数不同，比如选择饱和漏电流退化Idsat/Idsat0、跨导退化gm/gm0或电荷泵电流Itp，以上提到的三种最差应力模式可能有所不同。最差应力模式还与器件结构、工艺、特征尺寸、氧化层厚度的影响相关。目前争论的焦点是，由实验得到的应力模式的确定对于器件寿命的预测至关重要，简单的外推

8、都会得出过于乐观的结果。3.2 寿命预测模型3.2.1 幸运电子模型【3】幸运电子模型时1985年由C.Hu等人提出的，它是较为经典的退化和寿命预测模型。在此模型中，器件退化主要通过饱和漏电流退化Idsat/Idsat0、阈值电压漂移Vt及跨导退化gm/gm0来表征，它们都与应力时间呈幂指数关系。态应力条件下，退化量与应力时间的关系可表征为DAtn (1)器件的寿命科表示为Iimb-mIdm-1(2)式中，为器件的寿命，Iimb为衬底电流，Id为漏电流，m为试验确定的参数。次寿命预测模型广泛应用于载流子效应可靠性研究中。但由于器件的氧化层厚度对此模型中经验参数值的影响很大，随期间工艺条件不同，

9、此模型要不断修正。对长厚栅器件结构的寿命预测模型，B.Doyle和Reinout Woltjrer得到不同的经验寿命预测模型。Martin Brox的寿命预测模型主要考虑陷阱解阱的作用。Alain Bravaix研究了常规的器件参数退化和电荷泵电流退化对器件寿命预测模型的影响。E.Takeda、T.Tsuchiya等人也推出了自己的寿命预测模型。3.2.2 LDD结构器件的寿命预测模型MOSFET通过加入LDD区，使结区电场减弱来降低热电子效应引起的器件退化。由于LDD区为浅结，能够降低短沟道效应和DIBL（漏致势垒降低）效应。目前，LDD结构已经普遍采用。LDD结构MOSFET的寿命预测模型

10、也得到了充分的研究。1995年，台湾半导体公司的V.H.Chan等人提出了广泛承认的两步退化模式【8】。次模型认为，在栅电压较小时，器件退化的主要机制为漏端串联电阻的作用，表现为图2的区；随着栅电压的增大，漏串联电阻饱和，载流子迁移率退化逐渐成为退化的主导因素，变现为图2的区。从图2可以看到，其退化有明显的分段特征。图2 器件退化与电荷泵电流之间的关系 把串联阻抗增加和迁移率下降结合起来，就可以得到寿命预测模型： IDID=fRDt+IDWH(IFmbID)mtn (3) 式中，W为沟道宽度，n为退化系数，H和m为实验确定的参数，Rd为漏端的寄生串联电阻，fRDt是与Rd有关的量。目前的研究表

11、明，fRDt最终达到饱和，其值相对于寿命标准来说，可以忽略不计。器件的早期退化对于器件的正常工作非常重要。Lucent公司S.K.Manhas对LDD器件早期退化特性进行了研究。为了解决LDD期间退化过程中温度对器件寿命的影响，E.E.King等人提出了一个模型，认为器件退化是由沟道跨导和串联电阻两部分联合作用的结果。图3是此模型中源漏相关的器件的等效电路图。图3 源漏线管的器件等效电路图模型3.2.3 HALO结构器件的寿命预测模型在器件工作时，漏端掺杂延伸会引起相关态漏电流增加，沟道掺杂延伸又引起源漏与沟道的电容增加，从而导致器件工作速度明显退化，为了解决这些问题，人们引入了HALO结构。

12、图4是一个具有LDD和双边HALO结构nMOSFET的剖面图和掺杂浓度图。再加入了高掺杂的HALO结构之后，沟道方向的电场就会发生变化。HALO结构能够增大驱动电流和最大跨导，降低关态漏电流，抑制阈值电压的“Roll-off”现象，阻止穿通和体效应，从而提高载流子的平均速度、降低源漏扩散电阻【9,10,11】。但是HALO结构对载流子退化和最大电场的影响较大【10】。这使得HALO结构器件热载流子效应的研究成为一个热点。目前的研究集中在以下几个方面：HALO结构数量、大小和位置【9,12】、形成HALO结构的注入角和能量、剂量【13】，以及形成HALO结构的注入粒子类型等【14】图4 具有LD

13、D和双HALO结构的nMOSFET的剖面和掺杂浓度分布2001年，IBM的Steward E. Rauch等人在HALO结构、nMOSFET器件热载流子退化试验的基础上，提出了广泛使用的EES(electron-electron scatter)模型【15】认为，热载流子退化随Vgt的增大而增大是由于在漏端边沿的电子峰值浓度从体硅向Si-SiO2界面移动，及表面反型的沟道区延伸到漏断而引起的。这引起两个效应：1)电子浓度的增加，导致更高的电子散射几率；2)EES更接近Si-SiO2界面，导致更高的碰撞几率。器件的寿命为： -1=EEEE,rSEdEP(r)dr (4)式中，REE是能量E在r的

14、散射几率，SE是界面态产生的横截面面积，积分是沿着X方向，P(r)时高能电子从电子-电子间散射获得能量，并在r到达Si-SiO2界面的几率。次模型认为，在栅电压较小的阶段，采用幸运电子模型的形式描述；当栅电压增加，源电流增加的时候，电子散射的几率上升，必须采用此模型来描述；当源电流达到一个临界值的时候，表面影响开始增大，热载流子寿命会急剧下降。4 MOSFET器件退化的表征技术为了研究MOS器件的热载流子蜕变效应，必须找到一种能够准确方便地表征Si-SiO2界面态和氧化层电荷的方法。一般来说，有静态、动态和瞬态电流三种测量方式。静态电流测量包括漏电流、栅电流和衬底电流等测量，它是衡量MOS器件

15、退化的主要参数；而动态和瞬态电流测量多用于获取栅氧化层和界面处缺陷的信息，比如氧化层陷阱和界面陷阱的数量、空间分布、能量分布等。下面介绍电荷泵技术和DCIV测量技术。4.1 电荷泵技术J.S. Brugler和P.G. Jesper于1969年首次发现了MOSFET的电荷泵(Charge Pumping)电荷现象【22】，即当脉冲加在MOSFET的栅上，衬底就可以收到一股与源漏pn节反向漏电流方向相反的直流电流，该电流是由于沟道内的反型载流子被界面态俘获，与衬底的多子在界面处发生复合而产生的，相当于一部分少子从源漏结被抽取到沉底。这就是电荷泵的来历。图5时电荷泵测量原理图。MOSFET的源和漏

16、同时接至一反偏压（或零偏）。栅与脉冲发生器相连，脉冲可以是方波，衬底电流是漏源pn结反向漏电流；当加上一周期性的脉冲时，衬底的电流计就会探测到与pn结反向漏电流方向相反的直流电流。对于nMOSFET，该电流为正；对于pMOSFET，该电流为负。图5 电荷泵测量原理图以图5左上方所示脉冲波为例，其中tr和tf分别为上升时间和下降时间。nMOSFET电荷泵的工作原理为，当栅压由Vbase向Vtop增加时，衬底硅表面势以一定的速率变化，为了保持平衡，界面陷阱上俘获的空穴向价带发射，此电流为空穴发射电流。当有、由发射过程决定的俘获电荷变化速率跟不上扫描电压的变化时，沟道进入了非稳态，此时，陷阱电荷的变

17、化完全由俘获载流子的非稳态发射来决定。按照瞬态SRH复合理论【23】，此时陷阱上的空穴分布依然遵从费米-狄拉克分布，并与时间有关。在耗尽区，自由载流子的浓度很小，时间常数由空穴的发射过程决定。然而，由于表面势从平带到反型变化的非常快，可以认为，在平带状态之后，沟道很快的进入非稳态。当栅压接近于阈值电压VT时，电子浓度迅速增高，界面陷阱将有足够的几率俘获一个电子，与尚未发射的空穴发生复合，此电流为电子俘获电流；当栅压超过阈值电压后，界面陷阱被来自源和漏的电子填充，沟道重新进入平衡态。在脉冲电压由Vtop变为Vbase的过程中，可做类似的分析，不过，要用电子发射和空穴俘获代替空穴发射和电子俘获。在

18、衬底测到的电荷泵电流为空穴俘获和空穴发射的电流之和，在源或漏测到的电荷泵电流为电子俘获和电子发射的电流之和。电荷泵电流的值与所施加的脉冲频率成正比，与器件栅面积成正比，与界面态密度（N it）成正比，可以简单写为：Icp=qAcfNit (5)空间氧化层电荷和界面态分别为：Qot=VgCoxq (6)Nit=Icp,maxqWfLd (7)式中，Ac为栅面积，f为脉冲频率， Nit为界面态密度，Qot为氧化层电荷，Vg为电荷泵电流峰值在相同应力下栅电压漂移，Cox为氧化层单位电容，Icp,max为应力之后电荷泵饱和电流的增长量，W为沟道宽度，Ld为热载流子的作用长度，q为电子电荷量。图5是空间

19、氧化层电荷通过电荷泵电流最大值所对应的栅电压的漂移，以及界面态通过电荷泵电流最大值大变化表现。图5 FN应力下CP电流随时间的变化曲线（曲线a到d，时间依次增大）电荷泵技术同时还可以测量界面态和氧化层电荷的空间分布、界面态的能量分布等【24-28】。4.2 DCIV测量技术Neugroschel Sah等人于1995年首次提出了利用BiMOST(BJT-MOST Transistor)的方法来测量和分离氧化层陷阱和界面陷阱密度【29】。这种方法测量施加直流电压的基极和集电极电流与栅电压的关系，因此被称为直流电流电压测量法(Direct Current Current Voltage, DCTV

20、)。图6 DCIV测量原理图以LDD结构的pMOSFET为例。从图6可以看出，p衬底n阱的pMOSFET的栅极可作为此表面势控制的晶体管的栅极，漏极作为其发射极，体或阱作为其基极，衬底作为其集电极，pMOSFET的源极浮置。其中，应力感应的基极电流至于应力感应界面陷阱处的电子与空穴符合有关，因此，基极电流的变化时应力感应界面电荷与陷阱浓度的函数。集电极电流的增加则是，当栅压从平带电压过渡到阈值电压时，在pMOSFET的源、漏两端会出现一个反型沟道，把源漏结连在一起，这就相当于突然增大了垂直晶体管的发射极和集电极之间的面积，因此，应力感应平带电压的变化可以灵敏的表征氧化层电荷和界面电荷总量的变化

21、。通过基极和集电极电流随栅电压的变化，可以分离出氧化层电荷和界面态的变化量。图6为在正向测量模式下的配置方式。若是反向测量，模式则需要把源作为发射极、漏浮置；短接模式则是把源和漏接在一起。为研究器件的源和漏的退化，一般在进行热载流子应力测试时，正向和反向模式都需要测量。图7 沟道热电子应力后LDD pMOSFET(L=0.6m,Tox=12.5m)的正向(a)和反向(b)DCIV扫描图谱图8 衬底热电子应力LDD pMOSFETLDD pMOSFET(L=0.6m,Tox=12.5m)的正向(a)和反向(b)DCIV扫描图谱图7为Vds较大、Vgs较小时，沟道热载流子应力后LDD pMOSFE

22、T DCIV测量得到的图谱。从图中可以看出，整个图谱里有C、D两个峰。其中，C峰表征沟道中界面陷阱的数量，D峰表征LDD区的界面陷阱或源、漏与体的pn结处的界面陷阱的数量。在衬底热载流子应力下或不同Vgs沟道热电子应力下，按照同样的方法，可对界面陷阱进行测量。测量得到的图谱与图7的形状有所不同这说明应力模式不同，界面态产生的空间位置也会有所不同。图8为衬底热载流子应力后DCIV的测量图谱。目前，对DCIV的研究还在不断深入，ChihTang Sah 等人利用DCIV技术来提取掺杂浓度剖面，诊断亚微米器件的设计、制造和可靠性，以及研究界面陷阱等。B.B. Jie 等人利用改进的DCIV来研究界面

23、态密度的能量关系、等离子体注入对氧化层损伤以及界面态和氧化层陷阱。5 结论对热载流子效应引起MOSFET退化的物理机制和退化模型做了简单的总结，回顾和讨论了不断发展的经典pMOSFET和nMOSFET的寿命预测模型。由于小尺寸MOS器件结构、器件在高场应力下的量子效应以及器件退化等问题的复杂性，再加上现有表征技术的局限性，新的模型或新的认识会不断出现。本文简单介绍了器件可靠性研究所需要的表征技术，特别是电荷泵技术和DCIV技术。参考文献1 Tanzawa T，Tanaka T，Takeuchi T and Nakamura K，Circuit techniques for a 18 Vonly

24、 NAND Flash MemoryJIEEE JSolid-State Circuits，2002，37(1)：84892 Doyle B, Bourcerie M, Marchetaux J C, et al, Interface state creation and charge trapping in the medium-to-high gate voltage range during hot-carrier stressing of n-MOS transistor J. IEEE Trans Elec Dev, 1990; 37(3): 744-7543 Lai S K. Tw

25、o-carrier nature of interface-state generation in hole trapping and radiation damage J. Appl Phys Lett, 1981;39(1):58-60.4 Wang S J, Sung J M, Lyon S A. Relationship between hole trapping and interface state generation in metal-oxide-silicon structures J. Appl Phys Ltee, 1988; 52(17):1431-1433.5 Hu

26、C, Tam S C, Hsu F C. et al. Hot-electron-induced MOSEFT degradation-model, monitor and improvement J. IEEE Tans Elec Dev, 1985; 32(2): 375-384.6 Li E, Rosenbaum E, Tao J, et al. Projecting lifetime of deep submicron MOSFETs J. IEEE Trans Elec Dev, 2001; 48(4): 671-678.7 Yeap G, Xiang Q, Song M, et a

27、l. Sub-100nm NMOSFET with direct tunneling thermal nitrous oxides A. Proc Dev Res Conf 57the C. Santa Barbara, 1988. 10.8 Han B, Chung J E. Two-stage hot-carrier degradation and its impact on submicrometer LDD NMOSFET Lifetime prediction J. IEEE Trans Elec Dev, 1995; 42(5): 957-962.9 Borse D G, Manjula R K N, Neeraj K J, et al. Optimization and realization of sub-100-nm channel length single halo p-MOSFETs J. IEEE Trans Elec Dev, 2002; 69(6): 1077.10 Rafi J M, Campabadal F. Hot carrier degradation in deep submicrometer nMOSFETS: Lightly doped drain vs larfe angle tilt implanted dra