高速数据采集系统时钟抖动研究[1]

1、第35卷第2期中国科学技术大学学报Vol.35,No.2 2005年4月JOURNAL OF UNIVERSIT Y OF SCIENCE AN D TECHN OLOG Y OF CHINA Apr.2005文章编号:025322778(2005022*高速数据采集系统时钟抖动研究3张俊杰,乔崇,刘尉悦,王砚方(中国科学技术大学近代物理系,安徽合肥230026摘要:研究了数据采集系统时钟抖动、ADC量化噪声以及ADC微分非线性与信噪比的关系.通过合理的假设,利用自相关和功率谱密度的关系,推导出了信噪比与抖动和噪声的数学公式.并建立仿真模型,验证该公式.结果表明,在输入信号频率比较高的时候,信

2、噪比以20dB/倍频下降,时钟抖动决定了20dB/倍频下降的起始位置.关键字:时钟抖动;功率谱密度;信噪比中图分类号:TP274.2文献标识码:A0引言在雷达、导航以及声纳等军事领域中,信号的带宽比较宽(有的达到4050M Hz,要采集这些高带宽的信号,ADC(数模转换器的采样时钟至少要为100M Hz.在如此高的采样时钟下,如何获取高性能指标成为数据采集系统研究的重点.而采集信号的信噪比是采集系统性能指标的最重要一项.采集信号的信噪比受很多因素的影响:ADC输入信号失真度、采样时钟的抖动、ADC 的采集精度、ADC的静态性能指标以及采集系统的外围噪声干扰等.而采样时钟信号抖动限制了信噪比的进

3、一步提高.文献14给出了采样时钟抖动与信噪比的经验公式,然而并没有给出严格的数学推导.在这些文献中,经验公式是在假设时钟抖动的功率谱密度是平滑并且抖动服从高斯分布的前提下推导出的,然而采样时钟抖动的功率谱密度并不是平滑的5.本文给出了时钟抖动、ADC量化噪声以及ADC DNL(微分非线性与信噪比的推导公式,然后用计算机仿真验证了该公式.并在此基础上对时钟抖动的来源以及如何减少时钟抖动作了分析.1ADC信噪比公式推导图1是数据采集的示意图.其中x(t为模拟输入信号,sh(k T s为采样保持电路输出. y(k T s为ADC输出.时钟抖动为实际数值与理论数值的偏差.图2中的t jitt为时钟抖动

4、.从图2可以看出,3收稿日期:2004207220作者简介:张俊杰,男,1978生,博士.研究方向:数据采集.E2mail:zjjt jitt 的存在使得采样保持输出信号有一定的误差.为了分析该误差,作以下假设 :图1数据采集示意图Fig.1the architecture of sampling process图2时钟抖动造成的采样误差Fig.2Linear approximation of the jitter error假设1t jitt 远小于1/f signal (其中f signal 为输入信号的带宽,令:Et jitt =mean ,z (t =x (t +mean ,t jit

5、t =mean +t j ,操作符E 表示取平均.根据假设1,则采样保持电路的输出一级近似为:sh (k T s =z (k T s +z (k T s t j (k T s .由量化引起的误差为q (k T s ,由ADC 微分非线性引起的误差为d (k T s .则ADC 的输出可以表达为:y (k T s =sh (k T s +d (k T s +q (k T s =z (k T s +z (k T s t j (k T s +d (k T s +q (k T s .则y (k T s 的自相关函数为6:R yy (m T s =Ey (k +m T s y (k T s (1Et j

6、 (k T s =Et jitt (k T s -mean =0(2量化误差的概率密度函数为q=1/L S B q (-L S B /2,L S B /2q (-,-L S B /2L S B /2/,.L S B 为ADC 的最小量化间隔.根据量化误差的概率密度函数,则Eq (k T s =0(3如果ADC 的DN L =(L S B 小于一个L S B (实际ADC 也是这样,则其概率密度函数为7:d =1L S B d -L S B2,L S B 2d 其它空间则Ed (k T s =0.(4假设2时钟抖动引起的误差、微分非线性引起的误差和量化误差是非相关的,把公式(4、(3、(2代入(

7、1可得:R yy (m T s =R zz (m T s +R z z (m T s R tt (m T s +R dd (m T s +R qq (m T s (5822中国科学技术大学学报第35卷其中R zz (m T s 为x (k T s 的自相关函数,R z z (m T s 为z (k T s 的自相关函数,R tt (m T s 为t j (k T s 的自相关函数,R dd (m T s 为q (k T s 的自相关函数,R qq (m T s 为q (k T s 的自相关函数.而根据文献5中的推导,R z z (m T s =-R zz (m T s ,R xx (m T s

8、 =R zz (m T s ,(6把(6代入(5可得R yy (m T s =R xx (m T s -R xx (m T s R tt (m T s +R dd (m T s +R qq (m T s .(7由于平均功率等于自相关函数零点的数值.因此根据公式(7不难推导出ADC 的信噪比公式:SN R =10lgR xx (0-R xx (0R tt (0+R dd (0+R qq (0.(8根据量化误差的概率密度函数以及DNL 概率密度函数可以得到:R qq (0=L S B212,R dd (0=212L S B 2,R tt (0=E(t jitt -mean 2=2ts (2ts 为

9、采样时钟抖动的方差.把上面的式子代入(8可得SNR =10lg R xx (0-R xx (02ts +L S B 212(1+2.(9从该公式不难看出,采集系统信噪比与采样时钟抖动方差有关,与时钟抖动的功率谱密度分布没有关系.2实际采样系统分析以及仿真验证实际测量中,采集系统的输入信号都是采用正弦或者余弦信号.令输入信号x (t =A co s (0t +0(其中0为固定初始相位,不失一般性,令其为0则R xx (m T s =Ex (k T s x (k +m T s =A 2co s (m0T s ,故R xx (m T s =-02A22cos (m0T s ,L S B =V 0/2

10、N ,V 0为ADC 满幅度输入,N 为ADC 采样精度.把上述结果代入(9得SNR =10lg1022t +16V 02N A2(1+2.(10从公式(10可以看出,系统信噪比与采样时钟抖动、输入信号幅度、输入信号频率以及ADC 位数和ADC 的微分非线性有关.922第2期高速数据采集系统时钟抖动研究本文建立了一个仿真模型来验证公式(10.该模型的示意图如图3 所示图3数据采集分析模型Fig.3the simulation model of the sample system实际ADC 的微分非线性一般都很小,因此仿真模型忽略了该部分的影响.SN R =10log 1022t +16V 02

11、N A2(11在采样信号频率为输入信号频率的3.5倍条件下,做了大量的仿真工作,如图4图6.图中的实线代表理论公式(11,散点为仿真结果.图48bit ADC 抖动高斯分布对比图(抖动均值为0ns ,输入信号满幅度Fig.4SNR due to different normal 2distribution jitter with 8bit f ull 2amplitude 2input ADC图514bit ADC 抖动(均值为1ns 输入信号满幅度平均分布对比图Fig.5SNR due to different uniform 2distribution jitter with 14bit

12、full 2amplitude 2input ADC从图4图6可以看出仿真结果与理论公式(11一致.采集系统信噪比与时钟抖动均值没有关系,只与时钟抖动的方差有关系.当输入信号频率比较高时,公式(11转换为SNR 20lg10ts(12当输入信号频率比较大时,信噪比以20dB/倍频下降,这可以从公式(12看出.时钟抖动的大小决定了20dB/倍频下降的起始位置.以3dB 下降处作为起始位置,则032中国科学技术大学学报第35卷根据公式(11可以推导出此处信号频率为 :图614bitADC 抖动(均值为1ns 输入信号半满幅度平均分布对比图Fig.6SNR due to different unif

13、orm 2distribution jitter with 14bit half 2amplitude 2input ADCf 3dB =V 06A 12N +1t 对于一个12bit ADC 的数据采集系统,在输入信号频率为10M Hz 的时候,若采集系统的信噪比达到60dB ,则采样时钟抖动必须小于16p s.3结束语高速ADC 本身还具有一个固定的孔径抖动,然而该孔径抖动与采样时钟的抖动比较起来,都比较小.AD 公司的ad9632高速ADC ,其孔径抖动只有0.25p s.而比较好的晶体振荡器的时钟抖动为2p s 左右.因此ADC 本身固有孔径抖动可以忽略.参考文献1陈宁,费元春.高速数

14、据采集系统中的孔径抖动J .北京理工大学报,2003,23(2:2342237.2Razavi B.A study of phase noise in CMOSoscillatorsJ .IEEE J Solid Circuits ,1996,31(3:3312343.3Shinagawa M Akazawa ,et al .Jitter analysisof high 2speed sampling systems J .IEEE J Solid 2state Circuits ,1990,25(1:2202224.4Hajimiri A ,Limotyrakis S ,Lee T H.Ji

15、tterand phase noise in ring oscillatorsJ .IEEE J Solid 2state Circuits ,1999,34(6:7902804.5Da Dalt N ,Harteneck M ,et al .On the jitterrequirements of the sampling clock for ana 2log 2to 2digital converters J .IEEE Transac 2tions on Circuits and Systems I :Fundamental Theory and Applications ,2002,4

16、9(9:13541360.6John G Proakis .Digital Communications ,4th ed.M .北京:电子工业出版社,2003,62266.7许嘉林,卢艳娥,丁子明.ADC 信噪比的分析及高速高分辨率ADC 电路的实现J .电子技术应用,2004,4:64267.Clock Jitter Study of H igh Speed Data Acquisition SystemsZHAN G J un 2jie ,Q IAO Chong ,L IU Wei 2yue ,WAN G Yan 2fang(Depart ment of Modern Physics.US T C ,A nhui Province ,Hef ei 230026,China Abstract :In t his paper ,t he effect of sampling clock ,t he quantization noise and DNL of ADC on SNR are investigated from a practical perspective.Based on a reasonable p ropo si 2ti