工学存储器系统

1、12第第5章章 节节 目目 录录5.1 概述5.2 随机存取存储器RAM5.3 只读存储器5.4 高速缓冲存储器章3第五章 作业1、习题5 6、7、8、9、12、132、查看INTEL公司（或AMD）双核CPU （1）支持的内存类型、最大容量。 （2）CACHE指标。包括容量、分级、存取时间等。章4 存储器由一些能够表示二进制“0”和“1”的状态的物理器件组成，这些器件本身具有记忆功能。一、存储器的一般概念 存储器有两种基本操作-读和写。读操作：读出信息，不破坏原有的内容。写操作：把信息写入（存入）存储器，新 写入的数据将覆盖原有的内容， 所以写操作是破坏性的。5.1 存储器概述 5二、存储器

2、的分类 存储器从位置上可分为内存、外存。 存储器使用的存储介质有半导体器件、磁性材料、光盘等。 半导体存储器分为随机存取存储器（RAM，也叫读写存储器）和只读存储器（ROM）。 按其制造工艺可以分为双极型半导体RAM和金属氧化物半导体（MOS）RAM。主要优点是存取时间短，为几到几十纳秒(ns) ，价格高，功耗大，主要用于高速缓存Cache。1）双极型RAM1、随机存取存储器RAM62）MOS型RAM用MOS器件构成的RAM又可分为静态读写存储器(SRAM)和动态读写存储器（DRAM）。（1）SRAM a. 存储元由双稳态触发器构成。只要不掉电， 其存储的信息可以始终稳定地存在，故称其 为“静

3、态” RAM。 b. 存取时间较短（几十到几百纳秒） c. 外部电路简单，便于使用 d. 功耗比双极型RAM低，价格也比较便宜 用在用户设计的微机系统、仪器仪表、智能家电等场合。7（2）DRAM a. 以电容来存储信息，电路简单 b. 需要定时充电，即“刷新” c. DRAM的存取速度与SRAM差不多 d. 集成度非常高，目前容量已达几百兆比特 e. 功耗低，价格比较便宜。 目前微型计算机中的内存条主要由MOS型DRAM组成。 8 掩膜式ROM是芯片制造厂根据ROM要存储的信息，对芯片图形（掩膜）通过二次光刻生产出来的，故称为掩膜ROM。其存储的内容固化在芯片内，用户不能改变。这种芯片存储的信

4、息稳定，成本最低。适用于存放一些可批量生产的固定不变的程序或数据。2只读存储器ROM 根据制造工艺不同，可分为ROM、PROM、EPROM、E2PROM等几类。1）掩膜式只读存储器（ROM）9进行一次编程可编程ROM（PROM10 上述两种芯片存放的信息只能读出而无法修改，这给许多方面的应用带来不便。由此又出现了两类可擦除的ROM芯片。这类芯片允许用户通过一定的方式多次写入数据或程序，也可修改和擦除其中所存储的内容，且写入的信息不会因为掉电而丢失。由于这些特性，可擦除的PROM芯片在系统开发、科研等领域得到了广泛的应用。3）可擦除的PROM11a.通过紫外线照射（约20分钟左右）来擦除，这种用

5、紫外线擦除的PROM称为EPROM。b.通过加电的方法（通常是加上一定的电压）来擦除，这种PROM称为EEPROM（或E2PROM）。 尽管EPROM（EEPROM）芯片既可读出也可以对其编程写入和擦除，但它们和RAM还是有本质区别的。 a. 它们不能够象RAM芯片那样随机快速地写入 和修改，它们的写入需要一定的条件。 b. RAM中的内容在掉电之后会丢失，而EPROM（EEPROM）则不会，内容一般可保存几十年。12 存储器芯片的存储容量：“存储单元个数每存储单元的位数”。 SRAM芯片6264的容量为8K8bit，即它有8K个单元（1K=l024），每个单元存储8位（一个字节）二进制数据。

6、 DRAM芯片NMC4l257的容量为256Klbit，即它有256K个单元，每个单元存储1位二进制数据。 三、存储器芯片的主要技术指标1存储容量存取时间又称存储器访问时间，即启动一次存储器操作（读或写）到完成该操作所需要的时间。2存取时间和存取周期134可靠性 计算机要正确地运行，必然要求存储器系统具有很高的可靠性。内存发生的任何错误会使计算机不能正常工作。而存储器的可靠性直接与构成它的芯片有关。目前所用的半导体存储器芯片的平均故障间隔时间（MTBF）约为5l06l108小时左右。 3功耗 使用功耗低的存储器芯片构成存储系统，不仅可以减少对电源容量的要求，而且还可以提高存储系统的可靠性。14

7、四、存储器的组成结构地址译码器三态缓冲器存储矩阵A0A1An 控制逻辑 D0D1DnR/W 读、写CS 片选信号 存储阵列中共有2n+1个（地址线n+1条）存储单元，每个存储单元有唯一地址编号。0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1地址范围：158088在最小模式下的典型配置 8284A地址总线（20根）READYRESETALEA19 A8AD7AD0地址锁存储器8282（三片）DENDT/RIO/MWRRDHOLDHLDAINTRINTACLK收发器8286（一片）数据总线（8根）控制总线READYRESET8088MN/MX+5VA0 A19D0 D

8、716 8284A 地址总线（20根）READYRESETALEA19 A8AD7AD0地址锁存储器8282（三片）DENDT/RIO/MWRRDHOLDHLDAINTRINTACLK收发器8286（一片）数据总线（8根）控制总线READY RESET8088MN/MX+5VA0 A19D0 D7存储器系统如何设计存储器系统？17节18l 随机存储器的用处：存放当前运行的程序、各种数据、中间结果、堆栈等。 5.2 随机存储器 l 随机存储器的特点：可读、可写，掉电后，数据丢失。 l 目前微机上使用随机存储器的地方：内存条、高速缓存（Cache）。 l 随机存储器的分类：静态随机存储器(SRAM

9、)、动态随机存储器(DRAM)。 19特点：只要不掉电，数据就一直保存，不丢失。 一、静态随机存储器应用场合：仪器、仪表、电子产品等要求结构简单的场合。常用的SRAM有6116（2K*8）、6264（8K*8）、626128（16K*8）、62256（32K*8）等。20 6264芯片是一个8K8bit的CMOS SRAM芯片。它共有28条引出线，包括13根地址线、8根数据线以及4根控制信号线。 12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11O

10、EA10CS1+5V 6264A0Al2-13根地址信号线，地址信号编码最大为213，即 8192（8K）个。D0D7-8根双向数据线。CS1、CS2-片选信号线。OE-输出允许信号。WE-写允许信号。静态随机存储器626421A0-A12D0-D7OEWERDWRCS1CS2+5V6264 片选信号 （地址译码）0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1A12 A022二、地址译码的两种方式：1、全地址译码方式：所有地址线都要使用。CPU的高位地址线做译码，低位地址线直接连接存储器的地址输入线。以6264为例，在全地址译码时，A19A

11、13参加地址译码，译码信号作为片选信号。其余A12A0直接接入到6264的A12A0引脚。23地址译码器可由门电路或专用译码器构成IO/MWR RD MEMW MEMR IOR IOW8088系统BUSCS2CS1D0D7D0D7+5VA0A12A0A12图5-7 6264的全地址译码连接&A19A18A17A16A15A14A1311&24X X X X1 1 1 1 1 1 1 1 1 1 1 1 1A12 A00 0 1 1 1 1 1A19 A18 A17 A16 A15 A14 A130 0 1 1 1 1 10 0 1 1 1 1 10 0 0 0 0 0 0 0

12、0 0 0 0 06264的地址范围：最低地址：最高地址：6264的地址范围：3E000H 3FFFFHCS1A19A18A17A16A15A14A1311&25X X X X1 1 1 1 1 1 1 1 1 1 1 1 1A12 A01 1 0 0 0 0 0A19 A18 A17 A16 A15 A14 A131 1 0 0 0 0 01 1 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 06264的地址范围：最低地址：最高地址：6264的地址范围：C0000H C1FFFHCS1A19A18A17A16A15A14A1311126l 在地址译码时，必须有IO

13、/M信号的直接或间接参与。l 在为存储器地址译码时，IO/M信号为低有效。l 在为外设接口地址译码时，IO/M信号为高有效。1IO/MCS2OED0D7A0A12 RD WRD0D7SRAM6264A0A12WECS1A19A18A17A16A15A14A1311&+5V273E000H - 3FFFFHY7：3C000H - 3DFFFHY6：8088系统BUSCS2OED0D7A0A12MEMRMEMWD0D7SRAM6264A0A12WE+5V图5-8 利用138译码器实现全地址译码连接CS1A19A18A17A16A15A14A13&BAG2BG1G2AC1 &

14、Y6Y728Y0Y7ABCG2BG2AG11514131211109712345674LS138Y0Y1Y2Y3Y4Y5Y6Y7输输 入入输输 出出 G G1 1 /G/G2A 2A /G/G2B2BC B AC B A/Y/Y7 7 /Y /Y6 6 /Y /Y5 5 /Y /Y4 4 /Y /Y3 3 /Y /Y2 2 /Y /Y1 1 /Y /Y0 01 0 01 0 00 0 00 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 01 0 01 0 00 0 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 11 0 01 0 00 1 00

15、 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 11 0 01 0 00 1 10 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 11 0 01 0 01 0 01 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 0 01 0 01 0 11 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 11 0 01 0 01 1 01 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 11 0 01 0 01 1 11 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0

16、X XX XX X XX X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1X 1 XX 1 XX X XX X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1X X 1X X 1X X XX X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输入/输出真值表：29G1为高时G2A为低时G2B为低时74LS138的控制端信号：A19 = 0， A18 = 0A17 = 1， A16 = 1Y7为低时A15 = 1， A14 = 1， A13 = 1，MEMR、MEMW不能同时为低异或MEMR MEMW G1（74LS138）CS2OE

17、A12MEMRMEMWA12WECS1A19A18A17A16A15A14A13&B+5VAG2BG1G2AC1 &30只有当IO/M为低，A14至A19为低时，74LS138才有输出（对存储器操作）。Y00000 0000 0XXX XXXX XXXXY1：0000 0000 1XXX XXXX XXXXA19 A11 A0 译码电路举例：Y1Y0OO.OOIO/MA19A14A13A12A11+ 5V74LS138OOCBAG2BG2AG1312、部分地址译码方式：高位地址线的一部分参加译码。 A18、A16未参加译码，因此A18、A16为任何值都可以。图5-10 6264

18、的部分地址译码连接图8088系统BUSCS2OED0D7A0A12MEMRMEMWD0D7SRAM6264A0A12WE+5VCS1A19A17A15A14A13&32X X X XA12 A01 X 1 X 1 1 1A19 A18 A17 A16 A15 A14 A13四个地址范围指向同一个存储器空间部分地址译码的特点：电路简单，但地址重复严重，占用地址范围多，适用于存储器芯片较少的场合。AE000HAFFFFHBE000HBFFFFHEE000HEFFFFHFE000HFFFFFHCS1A19A17A15A14A13&33例题1：使用SRAM6116芯片，设计4KB的RA

19、M存储器系统，其地址为78000H-78FFFH。l 6116存储容量为2KB*8，l 4KB存储器因此需要2片6116。34SRAM6116MEMRD0D7A0A10MEMWD0D7A0A10MEMWMEMRD0D7A0OEA10R/WCSD0D7A0OEA10CSR/WSRAM6116MEMRD0D7A0A10MEMWD0D7A0A10MEMWMEMRD0D7A0OEA10R/WCSD0D7A0OEA10CSR/WA19A18A17A16A15A14A12&BAG2BG1G2AC1 &Y0Y1LS138A13A1135X X XA10 A00 1 1 1 1 0 0 0 0

20、A19 A18 A17 A16 A15 A14 A13A12A11Y0：0 1 1 1 1 0 0 0 1A19 A18 A17 A16 A15 A14 A13A12A11Y1：78000H 787FFHX X XA10 A00 1 1 1 1 0 0 0 1A19 A18 A17 A16 A15 A14 A13A12A1178800H 78FFFH0 1 1 1 1 0 0 0 0A19 A18 A17 A16 A15 A14 A13A12A11A19A18A17A16A15A14A12&BAG2BG1G2AC1 &Y0Y1LS138A13A1136例题2：使用SRAM825

21、6芯片，设计1MB的RAM存储器系统，其地址为00000H-FFFFFH。l 8256存储容量为256KB*8，l 1MB存储器因此需要4片8256。37四片存储器的空间分别为：00：00000H3FFFFH01：40000H7FFFFH10：80000HBFFFFH11：C0000HFFFFFHA19 A18 XX XXXX XXXX XXXXA19A18图5-14 8256连接应用图MSM8256CSD0D7A0A17MEMWMEMRD0D7A0A10OER/WCSMEMRMSM8256CSD0D7A0A10OER/WCSD0D7A0A17MEMWMSM8256A19A18&BAG

22、2BG1G2AC &Y0LS138Y2Y3Y138常用的SRAM有6116（2K*8）、6264（8K*8）、628128（16K*8）、62256（32K*8）等。 上述存储器容量不同，芯片管脚数可能不同。但主要区别在地址线的数目不同，其他控制信号一样。39三、动态随机存储器动态随机存储器集成度高、价格低，应用于微机内存条等场合。402164为64K*1的DRAM芯片l A0 A7：8条地址输入线。 将地址分两次输入到芯片中，分别称为行地址和列地址。分别锁存在行地址和列地址锁存寄存器中。l RAS：行地址锁存信号l CAS：列地址锁存信号l DIN、DOUT：芯片的数据输入、 输出线

23、。l WE：低电平时，为写入。高电平时为读出。41DRAM的工作过程图5-17 DRAM2164的数据读出时序图图5-18 DRAM2164的数据写入时序图行地址列地址有效读出数据RASCASWE=1DOUT行地址列地址有效写入数据RASCASWEDIN42DRAM的刷新周期为2 8ms。因此需要专用的刷新电路。刷新时禁止进行读写操作。5-19 DRAM芯片的刷新时序行地址RASCAS=143（一）存储矩阵排列的两种结构：1、字节结构方式 ： 每个存储单元存放一个字节，每个字节包含8位二进制信息。常用N*8形式描述。如ROM存储器2732，其容量为4K*8 位。2、位结构方式 ： 每个存储单元

24、存放一个或几个二进制位。如SRAM存储器2114，其容量为1K*4位 ，动态存储器2164容量为64K*1位等。四、 存储器扩展4445A0A7 A15A8A0A764KbD6WERASCASA0A7 A15A8A0A764KbD0WERASCASWERASCAS8位数据线5-22 用8个2164的数据线构成容量为64KB的存储器64KB行选列选MEMWA0A7 A15A8A0A764KbD7WERASCAS46保证两片的地址连续, 若第一片: 0000H 1FFFH，第二片:2000H 3FFFH共 16 Kl 若用6264(8K8bit)组成 16 K内存 字扩展D0 D7D0 D7626

25、48K62648K译码电路A0A12A0A12.CS0CS1数据总线47数据总线DB地址总线ABGG2AG2BCBA74LS138MEMWMEMRA19A18A17A16Y2Y3&WEORCSWEORCSY3MEMW64Kx8D0 D7A0 A15A0 A15D0 D764Kx8MEMRl用两片64K8位的SRAM芯片构成容量为128KB的存储器。两片芯片的地址范围分别为：20000H2FFFFH和30000H3FFFFH。 48. 若用 4K1bit的DRAM组成16K8内存 位字扩展 CS0WR/RDCS1CS2CS3WR/RDWR/RDWR/RDD0D1D7.8片.8片.8片.8

26、片1 组(4K8bit)2 组(4K8bit)3 组(4K8bit)4 组(4K8bit)49l 若用 4K1bit的DRAM组成16K8内存 位字扩展例：用2164构成容量为128KB的内存。首先进行位扩展，使用8片2164构成容量为64KB的内存模块。两个这样的模块进行字扩展，实现128KB容量。128KB的存储容量需要17根数据线，故用A16进行模块选择。节505.3 只读存储器（ROM）掩模ROM一次性可写ROM可读写ROM分 类EPROM（紫外线擦除）E2PROM（电擦除） 根据制造工艺不同，可分为ROM、PROM、EPROM、E2PROM等几类。51一、EPROM 是一种可擦除的可

27、编程只读存储器，用紫外线擦除芯片内的数据。用专用编程器写入程序或数据。 EPROM2764芯片是一个8K8bit的EPROM芯片。它共有28条引出线，包括13根地址线、8根数据线以及4根控制信号线。 5212823456789101112131427262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3P GMNC A8A9A11OEA10CE+5V 2764A0Al2-13根地址信号线，地址信号编码最大为213，即 8192（8K）个。D0D7-8根数据线。CE-片选信号线。OE-输出允许信号。VPP为编程电压输入端

28、，当对存储器进行编程时，根据要求接电压12.5v、15v或21v。当对存储器进行读操作时，接高电平。PGM为编程脉冲输入端，当进行编程时，为脉冲输入端。当对存储器进行读操作时，接高电平。532764芯片的地址范围为70000H - 71FFFH。D0D7OECEVPPPGMGNDD0D7A0A12A1A12A1A0C+5VA14A131BAG2AG1G2BCY0LS138 &A15A19A18A17A16MEMR0111MEMR图5-28 EPROM2764与8088总线的连接图2764VCC54常用EPROM有 2716（2K*8）、2732（4K*8）、2764（8K*8）、271

29、28（16K*8）、27256（32K*8）、27512（64K*8）、27010、27020、27040等。 上述存储器容量不同，芯片管脚数可能不同。但主要区别在地址线的数目不同，其他控制信号一样。5513223456789101112131431302726252423222120191817VPPA16A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3A18A17A8A9A11GA10E+5V 27C0401516A12A152928A14A1356二、E2PROMl可在线编程写入l掉电后内容不丢失l电可擦除E2PROM芯片98C64A1282345678910111

30、2131427262524232221201918171615READY/BUSYA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WENC A8A9A11OEA10CEVCC 98C64Al8K8bit芯片l13根地址线（A0 A12）l8位数据线（D0 D7）l输出允许信号（OE）l写允许信号（WE）l片选信号（CE）l状态输出端（READY/BUSY）57工作方式字节写入 ： 每一次写入一个字节自动页写入：每一次写入一页 （1 32字节）字节擦除：一次擦除一个字节（写入FF）片擦除：一次擦除整片 1、数据读出：2、编程写入3、擦除CE=0，OE=0，WE=1时，

31、数据读出。58OECED0D7A0A12MEMRMEMWD0D7A0A12WEREADY/BUSY+5V接口地址图5-33 98C64A与系统的连接l例：将一片98C64A接到系统总线上，使其地址范围在3E000H3FFFFH之间，编程将芯片的所有存储单元写入66H。l 只有当READY/BUSY引脚为高电平时，才可以进行写操作，写入时间为510mS，此时READY/BUSY为低电平。写入结束后， READY/BUSY置为高电平，才可以进行下一次写操作。A19A18A17A16A15A14A13& 1 1D059程序1：延时等待START：MOV AX，3E00H MOV DS，AX

32、MOV SI，0000H MOV CX，2000HAGAIN：MOV AL，66H MOV SI，AL CALL DELAY15MS ；调延时子程序 INC SI LOOP AGAIN HLT程序2：查询状态START：MOV AX，3E00H MOV DS，AX MOV SI，0000H MOV CX，2000HAGAIN：MOV DX，2E0HWAIT： IN AL，DX TEST AL，01H JZ WAIT MOV SI，AL INC SI LOOP AGAIN HLT60三、闪存l通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。数据读出编程写入： 擦 除读单元内容读内部状态寄

33、存器内容读芯片的厂家及器件标记数据写入，写软件保护字节擦除，块擦除，片擦除擦除挂起611、地址线的连接(地址线数目取决于芯片的容量)2、数据线的连接(数据线的数目取决于芯片的位数）3、控制信号的连接(读、写、片选信号) ROM只连/RD,RAM连/RD和/WR（最小模式读写信号由CPU产生，最大模式由8288产生），片选信号由译码电路产生（含IO/M信号）。4、CPU与存储器连接注意的问题 (1) CPU总线的负载能力 (2) CPU的时序与存储器存取速度的配合 (3) 译码电路设计（地址分配和片选） (4) 位扩展、字扩展、位字扩展四、存储器与CPU的连接62RAM地址：3E000H 3FF

34、FFHROM地址：3C000H 3DFFFHD0D7A0OEA12VCCCEVPPPGMGNDA1D0D7A12A1A0MEMRC+5VEPROM27648088系统BUSCS2OED0D7A0A12MEMRMEMWD0D7SRAM6264A0A12WECS1A19A18A17A16A15A14A13&B+5VAG2BG1G2AC1 &Y7Y674LS13863 8088最小模式下的原理图 8284A 地址总线（20根）READYRESETALEA19 A8AD7AD0地址锁存储器8282（三片）DENDT/RIO/MWRRDHOLDHLDAINTRINTACLK收发器8286

35、（一片）数据总线（8根）控制总线READY RESET8088MN/MX+5VA0 A19D0 D7存储器系统64译码电路 ROM RAM地址总线A0 A19 低部分数据总线 D0 D7IO/M地址总线A0 A19 高部分读写信号 RD、WR65应用举例： 使用8088 CPU最小系统提供的地址、数据、控制总线信号设计其存储器系统。要求为： 1、SRAM存储器为6264，能够存储中断向量。 2、ROM为2764，在上电或复位后系统能够自动启动。分析：1、最小系统提供的三总线信号为A0A19、D0D7、 RD、WR、IO/M等。 2、6264为8K*8存储器，由于要存储中断向量，依此可 推出其地

36、址应从00000H开始，即范围是： 00000H 01FFFH 3、2764为8K*8存储器，由于上电或复位后系统自动启 动地址为FFFF0H开始，依此可推出其范围是： FE000H FFFFFH 66A0A12D0 D7OEWERDWRCS1CS2+5V626400000H 01FFFH：0000 000 0 0000 0000 00000000 000 1 1111 1111 1111A19 A16 A15 A 13 A12 A11 A0A19A13或IO/M注意IO/M的使用67FE000H FFFFFH：1111 111 0 0000 0000 00001111 111 1 1111

37、1111 1111A19 A16 A15 A 13 A12 A11 A0注意IO/M的使用A0A12D0 D7OERDCEVCC+5V2764VPPPGMA19A13与非门IO/M节685.4 高速缓冲存储器一、CPU与普通内存之间速度的差异普通内存的工作频率远低于CPU的工作频率。如PIII主频为733MHZ的CPU，执行一条指令需要时间1.35ns，而相配的SDRAM为7ns。二、解决速度差异、提高计算机性能的办法 在基本周期中插入总线等待周期，CPU效率低。 采用快速存储器，价格高。在CPU与慢速的DRAM内存之间插入速度快、容量较小的SRAM，即CACHE。69三、CACHE的工作原理

38、1、程序和数据访问的局部性CPU主存CACHE程序：在一个较短的时间间隔内，由程序产生的内存访问地址往往集中在存储器的一个很小范围的地址空间内。数据：对数组的存储和访问、内存变量的安排使其地址相对集中。70CPU主存CACHE 把在一段时间内一定地址范围中频繁访问的信息集合，成批地读到一个能高速存取的小容量存储器中存放起来，供程序在这段时间内随时使用，从而减少或者不再去访问内存，加快程序的执行时间。2、CACHE的原理3、命中率 CPU在读取指令或数据时，先在CACHE内寻找，若能找到，称为“命中”。若找不到，则再去内存中查找，称为“未命中”，并将有关指令或数据读入CACHE，保证下次命中。C

39、ACHE的内容不断更新。71l CACHE容量与内存的比例为1：128时，可以保证约90%的命中率。即90%情况下访问CACHE，10%访问内存。3、CACHE容量的选择l CACHE的命中率与CACHE的大小、替换算法、程序特性等因素有关。系统存储器存取时间粗略估计如下： T = T1 * H + T2 *（1-H） T：整个存储系统的存取时间 T1：CACHE的存取时间 T2：内存的存取时间 H：命中率4、加入CACHE后整体性能提高10% 20%。72四、CACHE的分级体系结构CPU主存L1CACHEL2CACHE1、在L1 CACHE中，分为指令CACHE和数据CACHE，使指令与数

40、据访问互不影响。2、L2 CACHE比L1 CACHE的容量大一个数量级。不分指令CACHE和数据CACHE。3、若一级缓存命中率为80%，另外20%中的80%与二级缓存联系，则只有4%的内存申请到主存DRAM中。73l 目前，在CPU产品中，一级缓存的容量基本在KB 64KB之间，二级缓存的容量则为128KB 2MB。 l 高速缓存应用的其它场合：硬盘、光驱、打印机等。 l 高端CPU（如服务器CPU）中，还会带有三级缓存。 74* IBM PC/XT中的内存空间分配物理地址范围为0FFFFFH。通常把这1MB空间分为三个区。1、RAM区 RAM区为前640KB空间，地址范围在00000H9

41、FFFFH。2保留区 保留区的空间为128KB，地址范围为A0000HBFFFFH。用作字符/图形显示缓冲器区域。 单色显示适配器只使用4KB的显示缓存区。 彩色字符/图形显示适配器需要16KB显示缓冲区。75存储空间的最后256KB为ROM区，其地址范围为C0000HFFFFFH。3ROM区1、前192KB存放系统的控制ROM，包括高分辩率显示适配器的控制ROM及硬盘驱动器的控制 ROM。 用户要安装固化在ROM中的程序，可使用192KB ROM区中没有使用的区域。2、 最后的64KB存储器是基本系统ROM区，一般最后40KB是基本ROM，其中的8KB为基本输入输出系统BIOS，32KB为R

42、OM BASIC。76地址范围地址范围名名 称称功功 能能09FFFFH640KB基本基本RAM用户区用户区A0000HBFFFFH128KB显示显示RAM保留给显示卡保留给显示卡C0000HEFFFFH192KB控制控制ROM保留给硬盘适配器和显保留给硬盘适配器和显示卡示卡F0000HFFFFFH系统板上系统板上64KB ROMBIOS，BASIC用用IBM PC/XT存储器空间分配表 节77a.通过紫外线照射（约20分钟左右）来擦除，这种用紫外线擦除的PROM称为EPROM。b.通过加电的方法（通常是加上一定的电压）来擦除，这种PROM称为EEPROM（或E2PROM）。 尽管EPROM（EEPROM）芯片既可读出也可以对其编程写入和擦除，但它们和RAM还是有本质区别的。