第5章时序逻辑电路习题

1、时序逻辑电路习题时序逻辑电路习题一、时序逻辑电路的基本概念一、时序逻辑电路的基本概念 二、一般时序逻辑电路的分析和设计二、一般时序逻辑电路的分析和设计三、寄存器和移存器三、寄存器和移存器四、计数器四、计数器五、序列码发生器和顺序脉冲发生器五、序列码发生器和顺序脉冲发生器5.75.37 例例1 5.12 (1)例例2 5.38 5.15 5.18 5.30 5.25 六、习题讲解六、习题讲解5.35.55.95.145.165.175.265.285.315.325.355.2 试画出用试画出用MSI移存器移存器74194构成构成8位串行位串行并行码并行码的转换电路。的转换电路。74194:M0

2、M1=10输出右移输出右移用两片用两片74194和一个和一个D触发器构成。触发器构成。用两片用两片74194和一个和一个D触发器构成。触发器构成。5.35.3 试分析题图电路，画出试分析题图电路，画出状态转移图状态转移图并说明有并说明有无自无自 启动性启动性。 状态转移表状态转移表 1 1 1 0 0 0该电路具有自启动性。该电路具有自启动性。状态转移图状态转移图000 001 010 101 100 011 111 110 有效循环有效循环 Q3 Q2 Q1验证自验证自启动性启动性5.5 试用试用DFF设计一个如图示状态图的同步计数器。设计一个如图示状态图的同步计数器。 nnnnnnnQQD

3、QQDQQDQD1311221231ii 能能自自启启代入代入验证验证自启自启动性动性注意：此题未考注意：此题未考虑输出信号的设虑输出信号的设计！如何设计？计！如何设计？5.7 分析图电路，画出其分析图电路，画出其全状态转移图全状态转移图, 并说明能否并说明能否自启动自启动。解解: :（1）结构分析）结构分析 时钟方程时钟方程 各触发器的激励方程各触发器的激励方程 各触发器的次态方程各触发器的次态方程 CP1 = CP2 = CP； CP3 = Q1Q 2K3 = nJ3 = 1 K1 = J1 = 1 Q 2nK2 = 1 Q 3nJ2 = 电路的输出方程电路的输出方程 无无QnQn+1=

4、Qn + Q13 3 2 Qn+1= Qn CP Qn2 3 2 Qn+1= Qn + CPQn1 1 2 n异步时序电路，异步时序电路，无输入控制信号，无输入控制信号，属于属于Moore型型 (3)(3)作状态转移表、状态转移图作状态转移表、状态转移图 (4)(4)电路的逻辑功能描述电路的逻辑功能描述 模模M=5的加法计数的加法计数器，具备自启动。器，具备自启动。5.9 用用JKFF设计符合下列条件的同步计数器电路。设计符合下列条件的同步计数器电路。(1)当当X=0时为时为M=5的加法计数器，其状态为的加法计数器，其状态为0,1,2,3,4。(2)当当X=1时为时为M=5的减法计数器，其状态

5、为的减法计数器，其状态为7,6,5,4,3。 nnnnnnnnnnnnnnnnnnnnnnnnnnnQxKQxJQQxQQxQQxKQxJQxQQxQQxQxQQQKQQJQQQQQQQ313113131112122112111212312332131213,)(,)()(,)( 注意注意：本题中，：本题中，K图化简的方法很多，不同的化简方法所得图化简的方法很多，不同的化简方法所得到的激励也不同，由此导致系统的自启动性也可能不同。到的激励也不同，由此导致系统的自启动性也可能不同。方法方法1：先通过：先通过K图求得次态，然后与相关触发器的次图求得次态，然后与相关触发器的次态方程进行比对，求得相应

6、的激励。态方程进行比对，求得相应的激励。nnnnnnnnQxKQxJQxKQxJQQKQQJ31311212123123 ,若不考虑系统若不考虑系统的自启动性的自启动性, 则可直接画出则可直接画出J3K3, J2K2,J1K1 的共的共6个个K图图, 并进行化简并进行化简, 可得可得:方法方法2：直接求激励直接求激励Q n+1 = Q n5.12 用四个用四个D触发器设计以下电路：触发器设计以下电路： （1）异步二进制加法计数器；）异步二进制加法计数器；加法计数器加法计数器11( )|( )iiiCPQQ(2,3, )in减法计数器减法计数器11( )|( )iiiCPQQ(2,3, )in加

7、法计数器加法计数器), 3 , 2(11niQTijji 减法计数器减法计数器11(2,3, )iijjTQinn1nQTQ 同步计数器同步计数器TFF异步计数器异步计数器T FF 11T 1CP CP ), 3 , 2(11niQTijji 11(2,3, )iijjTQin11( )|( )iiiCPQQ(2,3, )in11( )|( )iiiCPQQ(2,3, )in5.14 试写出图中各电路的状态转移表。试写出图中各电路的状态转移表。解：解：CR:异步清零异步清零M=10LD:同步置数同步置数M=8由状态转移表知，由状态转移表知，7CP 时时状态为状态为1111，8CP 同步置同步置

8、数，即模长数，即模长M=8.5.15 写出图电路的状态写出图电路的状态转移表转移表及及模长模长M=?5.16 试分析图计数器分频比为多少？试分析图计数器分频比为多少？或或 M = 164 +12= 76即分频比即分频比 fCP : fZ = 76:1两片两片74161采用采用方式，反馈状态为：方式，反馈状态为： (0100 1100)2 = (4C)H = 76利用异步清利用异步清0端端CR，完成整体清零，得，完成整体清零，得M=76。5.17 试用试用74161设计能按设计能按8421BCD译码译码显示的显示的059计计 数的数的60分频分频电路。电路。1. 模长模长进制的任意进制计数器进制

9、的任意进制计数器2. 模长模长进制的任意进制计数器进制的任意进制计数器同步级联同步级联： N 2 进制计数器进制计数器异步级联异步级联： N1 N2 进制计数器进制计数器置置0 0置最小数置最小数置最大数置最大数同步置数同步置数 74161/163 7416074161/163 74160异步置数异步置数 7490 741907490 74190异步清异步清0 74161,741600 74161,74160同步清同步清0 741630 74163CRLD计数方式计数方式方案选择方案选择CR LD M=6 M=10 M=6 M=108421BCD8421BCD74161异异步步置置零零7416

10、1异异步步清清零零74160同同步步置置最最小小数数 M=6 M=1074161同同步步置置最最小小数数 M=6 M=108421BCD8421BCD M=6 M=1074161同同步步置置最最大大数数 M=6 M=1074160同同步步置置最最大大数数8421BCD8421BCD741608421BCD74161自然二进自然二进制码制码区区别别同步整体置零同步整体置零：M=60，即即(59)10=(00111011)2自自然然二二进进制制码码自自然然二二进进制制码码区区别别同步整体置最小数同步整体置最小数：256 M=256 60=196=(11000100)2同步整体置最大数同步整体置最大

11、数 : M=60，即，即(58)10=(00111010)2必须？必须？自自然然二二进进制制码码自自然然二二进进制制码码M=M1M2=635.18 试分析图示计数器的试分析图示计数器的为多少？为多少？M1=16 9=7M2=16 7=9即即 fCP : fZ = 63:1两片两片74161采用采用方式方式5.25 用用DFF设计设计移存型移存型序列信号发生器，要求序列信号发生器，要求产生的序列信号为产生的序列信号为(1)11110000 (2)111100100 解：解： 求触发器的级数求触发器的级数1loglog22 MnM得得 n = 3 。列状态转移表列状态转移表M=8，由，由11111

12、1模数模数状态转移路线状态转移路线Q1Q2Q3 M=1 取取 n=4，列状态转移表及相应，列状态转移表及相应D1 1的值。的值。求激励函数求激励函数 D1 1Q4Q3Q2Q1 01000 011 1 01 1110010110100D D1 1D1 = Q4画电路图画电路图5.26 试用试用DFF设计一个设计一个序列信号发生器序列信号发生器。使该电路产。使该电路产生序列信号生序列信号 1110100。解：方法解：方法1移存型移存型序列信号发生器序列信号发生器Q3Q2Q1 10011011 0101101001313131QQQQQQD 12131QQQQD 自自启启动动修修正正：5.26 试用

13、试用DFF设计一个设计一个序列信号发生器序列信号发生器。使该电路。使该电路产生序列信号产生序列信号 1110100。解：方法解：方法1移存型移存型序列信号发生器序列信号发生器问题问题: 74194实现？实现？1313131QQQQQQD 5.26 试用试用DFF设计一个设计一个序列信号发生器序列信号发生器。使该电路。使该电路产生序列信号产生序列信号 1110100。解：方法解：方法2计数型计数型序列信号发生器，状态转移表序列信号发生器，状态转移表解：方法解：方法2计数型计数型序列信号发生器，状态转移表序列信号发生器，状态转移表然后然后, 令令Q3=A2, Q2=A1, Q1=A0；与与8选选1

14、-MUX的的K图比较图比较, 得：得：D0=D1=D2=D3=1； D5=1; D4=D6=Q0; D7=0ZQ0 Q1 Q2 Q3DSRQ0 Q1 Q2 Q35.28 分析图电路，试写出其分析图电路，试写出其编码表编码表及及模长模长。M=10000001111100000100001100011100111101111101111001110001100001启动启动123456789ZQ0 Q1 Q2 Q3 Q0序号序号, ,7419474194解：两个解：两个74194级联成级联成8位右移位右移寄存器。第二个寄存器。第二个74194的的 Q0反反馈给第一片馈给第一片74194的的DSR。

15、M0M1=10，所以始终处于右移，所以始终处于右移工作状态：工作状态：其状态编码表为：其状态编码表为：(其中其中Q0 为为第二个第二个74194的的Q0)DSRQ0Q1Q2Q35.30 写出图中写出图中74161输出端输出端的状态编码表及的状态编码表及74151输出输出端产生的序列信号。端产生的序列信号。因此因此 F=11110001105.31 试写出图中试写出图中74194输出端输出端Q0处的序列信号。处的序列信号。Q0处的序列信号为处的序列信号为: 10111010011000,5.35 试画出如图所示电路时序部分的状态转移图，并试画出如图所示电路时序部分的状态转移图，并画出在画出在CP

16、作用下作用下2-4线译码线译码74139输出端的波形。设触输出端的波形。设触发器的发器的初始状态为初始状态为0.nnnnQDQQDQ01111010 5.37 试作出试作出101序列检测器序列检测器的状态图。该同步电路有的状态图。该同步电路有一根输入线一根输入线X，一根输出线，一根输出线Z，对应于输入序列，对应于输入序列101的的最后一个最后一个“1”，输出，输出Z=1，其余情况下输出为，其余情况下输出为“0”。(1) 101序列可以重叠，例如：序列可以重叠，例如：(2) 101序列不可以重叠，例如：序列不可以重叠，例如：X：010101101 Z：000101001X：0101011010

17、Z：0001000010S2S1S01/00/01/110101X/ZS2S1S01/00/01/1X/Z101010/01/00/00/01/00/0S2S1S01/00/01/110101X/Z101010/01/01/0S30/01/0S2S1S01/00/0X/Z0/01/00/0S30/01/01/1可重叠可重叠不可重叠不可重叠【】若假设若假设4个状态个状态5.38 对下列原始状态转移表进行简化。对下列原始状态转移表进行简化。S(t)N(t)Z(t)XX0101AAB00BCA01CBD01DDC00S(t)N(t)/Z(t)X=0X=1AA/0B/0BB/0A/1列出最大等价类列出

18、最大等价类: B,C 、A,D将将B,C合并为状态合并为状态B，A,D合并为合并为A.S(t)N(t)/Z(t)X=0 X=1AA/0B/0BC/0A/1CB/0D/1DD/0C/0状态转移表表述状态转移表表述II进行关联比较：进行关联比较：AC,BD,EG,HF 之间之间 互为隐含等价条件。互为隐含等价条件。重新命名为：重新命名为：AC a;BDb;EG e;HFh例例1: 已知原始状态有已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：经画隐含表进行比较，得到等价状态对： AE、AC、AG、BF、CE、CG、EG试问最简状态转移表中有几个状态？试问最简状态转移表中有几个状态？解解：最大等价类为：最大等价类为：ACEG、BF、D、H所以，最简状态转移表中有所以，最简状态转移表中有4个状态个状态A,B,D,H。例例2 试给出一个自动售饮料机的原始状态转移图。它的试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚