实验基本门电路指导书

试验一、根本门电路试验目的生疏主要门电路的规律功能电路介绍主要的门电路包括与非门，或非门和与或非门。在数字电路中广泛应用。无论大规模集成电路多么简单，但内部也还是由这些根本门电路构成， 因此，生疏它们的功能格外重要。本试验与非门承受74LS00二输入四与非门;采 或非门承受74LS02二输入四或非门；非门用74LS04六非门。外引线排列图见以下图所示。Vcc4B4A4Y3B3A3Y

VccJY4A4B3Y3AJBI4|15 n 1 HI 9 S1fm[TO]丙⑧74LS00LUL2JL3J14JLAJ16

74Li■

50 电2rc>lL1I1Y2A2B2VGND

I 2 340

5 6KI ¥I A1

2 ¥2 2 7|BGNDi 1 FTTL3 L 呼丁T74LSO4件沖41_ar

J3 4 ri 6 7三、试验内容及方法：⑴测量与非门的规律功能74LS00IC插座，输入端分别接“规律电平”输出，由规律开关掌握，接高电平“1”或低电平“0LED“电平显示”输入端。当与非门输出高电寻常，LED亮，LED灭。按图接线，检查无误方可接电。1，2，分别为表格所列状态时，读出输出端中。

3的规律状态，填入下表cc接逻 1/4 接辑 电电 74LS00 平平 显示7输入端1输入端1211100100LED 规律状态⑵测量或非门的规律功能74SL02IC插座，输入端分别接“规律电平”输出，由拔动开关掌握，接高电平“1”、低电平“0LEDLED亮，低电寻常LED灭。按图接线，检查无误方可接电。2，3分别为下表所列状态时，读出输出状态，填入表内。接规律电平Vcc

14电1/4 接电74LS02 平显示输入端输出端23LED输出状态000111(3)测量非门的规律功能74LS04非门插入试验箱面板上的IC插座，验证一组输入输出规律关系。输入端接“规律电LED显示电平，按图接线，检查无误前方可接电源。由规律开关掌握，使输入端1分别为下表所列状态，将输出端显示状态，填入下表中。接规律电平输入端

1/674LS04

ccJ接电平显示输出端LED 输出状态01三、 思考题1、用上述三种芯片，能否实现单独的与门、或门〔画出试验电路连线图〕四、 仪器与材料：1274LS00芯片、74LS02芯片、74LS04芯片试验二数据选择器一、 试验目的：生疏中规模集成数据选择器的规律功能及测试方法学习用集成数据选择器进展规律设计二、 试验原理数据选择器是常用的组合规律部件之一。它由组合规律电路对数字信号进展掌握来完成较简单的规律功能。它有假设干个数据输入端

D0,D1……，假设干个掌握输入端A0,A1……,和0送到输出端。使用时也可以在掌握输入端上加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的规律部件。74LS153D0,D1,D2,D3为四个数据输入端，Y为输出端，A1,A2为掌握输入端〔或称地址端〕同时控制两个四选一数据选择器的工作， G为工作状态选择端〔或称使能端〕。74LS153的规律功能如表一所示，当1G〔=2G〕=0时，电路正常工作，被选择的数据送到输出端，假设VCT 2D22D32Y161514131211109I〕 74LS1531334567311。2lDilDoirGNDA2A1=01,D1输出。0 O 当G=0时，74LS153的规律表达式为Y=AAoD +AAOU+AAD2+AA0 O 数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设计成数码比较器，变并行码为串行及组成函数发生器。用数据选择器可以产生任意组合的规律函数，因而用数据选择器构成函数发生器方法简便，线路简洁。对于任何给定的三输入变量规律函数均可用四选一数据选择器来实现， 同时对于四输入变量规律函数可以用八选一数据选择器来实现。 应当指出，数据选择器实现逻辑函数时，要求规律函数式变换成最小项表达式，因此，对函数化简没有意义的。三、试验内容：输入GA1A2输出Y输入GA1A2输出Y

01指示器1XX00000101001174LS153实现下述函数构成函数F=A C+B+A C五、 试验报告要求174LS153的规律功能2六、 仪器和材料：1、74LS002、74LS203、试验面板

二入与非门四一二入与非门试验三组合规律电路一、试验目的：娴熟把握一个组合规律电路的设计方法，并会应用电路实现二、试验内容：要求学生自行设计一个三输入变量的多数表决电路要求有完整的设计过程，自行组建电路，并记录结果。三、试验报告要求1、论证自己设计的规律电路的正确性及优缺点2、写出心得体会四、仪器和材料:依据学生设计方案选取试验四触发器一、试验目的：生疏触发器规律功能与测试方法二、试验原理RS、JK、D、T触发器；按电路触发方式可分为主从触发器和边沿触发器两大类。以下图1所示电路由两个“与非”门穿插耦合而成的根本 RS触发器，它是无时钟掌握RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。274LS00芯片引脚图，四入与非门引脚图。JK触发器是一种规律功能完善，通用性强的集成触发器，在构造上可分为主从型 JK触发器和边沿型JK触发器，在产品中应用较多的是下降沿触发的边沿型 JK触发器。JK触发器的规律功能：它有三种不同功能的输入端，

RSS=0，迫置“”〔或置“”〕，当不强迫置1”〔或“0〕时,R和S都应置高电平。其次种是时R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强钟脉冲输入端，用来掌握触发器触发翻转〔或称作状态更〕 ，用CP表示〔在国家标准符号中称作掌握输入端，用C表示〕，CP端处假设有小圆圈，则表示触发器在时钟脉冲下降沿〔或负边沿〕发生翻转，假设无小圆圈，则表示触发器在时钟脉冲上升沿〔或正边沿〕发生翻转。第三种是数据输入端，它是触发器状态更的依据，用器的状态方程为：Qn^JQnKQn

J,K表示。JK触发本试验承受74LS112型双JK触发器，是下降边沿触发的边沿触发器， 引脚排列如图所116迂15116—1K—1J——ISd—1Q——1色一62Q——

VC1c2c2RdmCK11 ——E1 —esdGND—— 0示：

g ——至74LS112、试验内容：R11000f1“sR11000f1“s1-------00 11Q0JK74LS112规律功能RL,SD的复位，置位功能RD01“SD10JXXKXXCPXXQQD JKTRD^SD,J,K端接规律开关，CP端接单脉冲源,QQ，2要求转变“R：SD(J,K,CP处于任意状态),RD=0(^=1)或^D=0(RRD01“SD10JXXKXXCPXXQQD JK触发器的规律功能按表要求转变J,K,CP端状态，观看Q和Q状态变化，观看触发器状态更是否发生在 CP脉冲的下降沿(CP1变0),记录之.JKCPQn+1亠0 QJKCPQn+1亠0 Q=100010•11•00*11 00*11 0111k00*11*0CP1HZ连续脉冲，用电平指示器观看,Q端变化状况•CP1HZ连续脉冲，用双踪示波器观看CP,Q,Q的波形，留意相位和时间关系，描绘之•四、 试验报告要求12JK74LS112RS触发器的特点五、 仪器和材料：1、74LS112 边沿JK触发器2、74LS74 边沿D触发器3、74LS004

二入与非门试验五： 集成计数器一、 试验目的：生疏集成单元计数器的使用二、 试验原理计数器是一种重要的时序规律电路，它不仅可以计数，而且用作定时时掌握及进展数字运算等。按计数功能计数器可分加法、减法和可逆计数器，依据计数体制可分为二进制和任意进制之分。1、中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有预置、保持、计数等多种功能。74LS192芯片规律引脚如下图：BQ Q“CP CPuQ①GND】 D说明如下：当去除端为高电平“T时，计数器直接清零〔称为异步清零〕，执行其它功能时，CR置低电平。CRLD为低电寻常，数据直接从置数端DA,DB,DC,DD置入计数器。当CR为低电平，LD为高电寻常，执行计数功能。执行加计数时，减计数端 CPD接高电平，计数脉冲由加计数端CPU输入，在计数脉冲上升沿进展8421编码的十进制加法计数。执行减计数时，加计数端CPu输入高电平，计数脉冲由减计数端CPD8421编码十进制减法计数。2、计数器的级联使用一只十进制计数器只能表示 0-9十个数，在实际应用中要计的数 往往很大，一位数是不够的，解决这个问题的方法是把几个十进制计数器级联使用， 以扩大计数范围。如图计数脉冲,进位输出端CO接到高一位计数器的 CPu端。在加计数过程中, 当低位计数3所示，为两只74LS192构成的加计数级联电路图， 连接特点是低位计数器的 CPu端接器输出端由1001变为0000时，进位输出端CO输出一个上升沿，送到高一位的 CPu端，使高一位计数器加1，也就是说低位计数器每计数满个位的十个数，则高位计数器计一个数，即十位数。同理，在减计数过程中，当低位计数器的输出端由

00001001BO输出一个上升沿，送到高一位的3、实现任意进制计数

CPD1。利用中规模集成计数器中各掌握及置数端， 通过不同的外电路连接，使该计数器为任意进制计数器，到达功能扩展的目的。三、 试验内容：测试74LS192十进制可逆计数器的规律功能计数脉冲由单次脉冲源供给，清零端CR,置数端LD,数据输入端DA,DB,DC,DD分别接规律开关输出端QA,QB,QC,QD分别接试验台上译码器相应输入端0---1指示器.

A,B,C,D0—1指示器,CD,BO接按表逐一项测试74LS192规律功能，推断此集成块功能是否正常输入 输出CRLDCPUCPDDDDCDBDAQDQCQBQA1XXXXXXX000011X1tX1tdxxcxxbxxaxx填写是加计数还是减读数填写是加计数还是减读数去除令CR=1,其它输入为任意状态，这时QDQCQBQA=0000,译码显示为0,去除功能完成后，置CR=0置数CR=0,CPU,CPD任意，数据输入端输入任意一组二进制数dcba是否已被置入？予置功能完成后，置LD=1.加计数，CR=0,LD=CPD=1,CPU接单次脉冲源.

DDDCDBDA=dcba，LD=0,CPu10个单次脉冲，QDQCQBQACO状态变化及数码显示状况观看输出状态变化是否发生在减计数

CPu的上升沿，并用示波器观看CPu,QA,QB,QC,QD波形.CR=0,LD=CPU=1,CPD接单次脉冲源参照(3)进展试验.74LS192组成两位十进制加法计数器按图3连接试验电路输入计数脉冲，进展由00 09累加计数，记录之.74LS19274LS00构成六进制加法计数器按自拟电路连接试验电路.逐个送入单脉冲，观看并记录之观看数码显示有否特别现象？如有,分析产生误动作缘由，并提出解决方法四、 试验报告要求1、总结用中规模集成计数器构成任意进制计数器的方法2五、 仪器和材料：1、74LS192274LS003、电子试验箱/显示器试验目的：生疏译码器的工作原理，了解它的测试方法试验电路介绍本试验承受74LS138译码器，它的规律图和引线排列如下如示。u1丨ULJu1丨ULJ151413121]109)128CTT1345(?a74LS1383线-8线译码器，依据三位二进制输入码和赋能输入条件，

从八个输出端中译出一个低电平输出。两个低电平有效的赋能端和一个高电平有效的赋能输入端，削减了扩展所需的外接门和倒相器。三、 试验内容：试验箱上设有八组规律电平输出。将其中三组接至

74LS138Gi、G2A、G2B，另外三组作为输入码分别送入

A、B、C74LS138的数据输出端接8个LED74LS138168脚接+5V和地上。检查线路，无误方可开启试验箱沟通电源，按表要求，对

G1、G2A、G2B加以不同的电A、B、CY0、Y1、Y2、Y3、Y4、Y5、Y6Y7的电平变化，将其填入表中。萨数 个据 LL输接 出 显D逻 示辑电平输入赋能选择输出G1G2CBAY0 Y1Y2 Y3 Y4 Y5Y6X1XXX0XXXX1000010001100101001110100101011011010111Y7四、仪器和设备：Y7174LS1382

三一八译码器

试验七施密特触发器一、 试验目的：1,生疏施密特触发器的工作原理2,把握施密特触发器的测试方法二、 电路介绍7